专利名称：Sram动态参数的测试方法
技术领域：
本发明涉及测试方法，特别是SRAM动态參数的测试方法。
背景技术：
SRAM存储器是目前应用最广泛的存储器件，其功能测试和动态參数测试至关重要。目前带有存储器测试选件的集成电路测试系统如SP3160II和SP3160V测试系统通过算法图形实现了其功能测试，但由于动态參数的测试不能融合到算法图形中，故尚未能实现动态參数的测试。通过编写测试图形向量，对每ー个存储单元进行写入和读出操作，从理论上讲可实现动态參数的测试。但此方法涉及SRAM内部的每ー个存储单元，而SRAM存储容量大，故需要编写的测试图形向量十分庞大，例如CY7C1049B-20VI，为512KX 8位的SRAM存储器，在对其进行动态參数测试时，每ー个单元需要读写数据28X2次，对所有単元都进 行读写操作则需要512KX28 X 2=26 8 4 3 5 4 56次，所编写的测试图形向量也需要268435456条，显然无法在实际工程测试中实现，因此，设计出一种既能大幅減少测试图形向量数目又能满足测试需要的SRAM动态參数测试方法十分必要。
发明内容
本发明的目的是提供一种既能大幅減少测试图形向量数目又能满足测试需要的SRAM动态參数测试方法。为实现上述目的，本发明采用如下技术方案ー种SRAM动态參数的测试方法，包括以下步骤a.编写读写逻辑模块测试图形向量al.选取任意两个存储单元分别作为第一存储单元和第二存储单元；a2.设置任意两个背景数据分别作为第一背景数据和第二背景数据；a3.发2个写信号，依次向第一存储单元写入第一背景数据，向第二存储单元写入第二背景数据；a4.发2个读信号，依次读出第一存储单元的数据和第二存储单元的数据；a5.发2个写信号，依次向第一存储单元写入第二背景数据，向第二存储单元写入第一背景数据；a6.发2个读信号，依次读出第一存储单元的数据和第二存储单元的数据；a7.重新选择任意两个存储单元分别作为第三存储单元和第四存储单元；a8.发2个写信号，依次向第三存储单元和第四存储单元分别写入两个不同的背景数据；a9.发读信号，连续读出第三存储单元的数据1(Γ20次；alO.读出第四存储单元的数据；b.编写地址译码器测试图形向量bl.设置任意两个背景数据分别作为第三背景数据和第四背景数据；b2.依次发写信号;b3.向地址为00…0000的全“O”存储单元写入第三背景数据；b4.向地址为00…0001的存储单元写入第四背景数据；b5.重复步骤b3;b6.将下ー个高位地址变为“1”，向地址为00…0011的存储单元写入第四背景数据；b7.重复步骤b3 ；b8.按0(>"0111、0(>"1111、"へ11" 1111的规律选择存储单元，写入第四背景数 据；b9.重复步骤b7 步骤b8，直到地址为11…1111的全“I”存储单元写操作完成；blO.发读信号，依次读出步骤b3 步骤b9所述存储単元的数据；c.地址取数时间的测试Cl.将数据输出信号采样点与地址信号起始沿的时间差设置为器件技术规范规定的地址取数时间tAA最大值；c2.将tw。、tEC时间设置为大于器件技术规范规定的值；c3.依次运行步骤a、b所述的图形向量，在twc时间内对其进行写操作，将背景数据全部写入存储单元；c4.依次运行步骤a、b所述的图形向量，在时间内tAA时间点读出存储单元的数据；c5.比较步骤c4读出的数据与步骤c3写入的数据，若全部相同，则该器件tAA测试合格，否则tAA测试不合格；d.写周期时间twc的测试dl.将tw。设置为器件技术规范规定的最小值，读周期时间tK。设置为大于器件技术规范规定的值；d2.依次运行步骤a、b所述的图形向量，在twc时间内完成写操作；d3.在tKC时间内依次读出步骤a、b所述存储单元的数据；d4.比较步骤d3读出的数据与步骤d2写入的数据，若全部相同，则tw。测试合格，否_tw。测试不合格；e.读周期时间tKC的测试el.以大于器件技术规范规定的twc时间，依次运行步骤a、b所述的图形向量，进行写操作，将背景数据全部写入存储单元；e2.将设置为器件技术规范规定的最小值；e3.依次运行步骤a、b所述的图形向量，在时间内完成读操作；e4.比较步骤e3读出的数据与步骤el写入的数据，若全部相同，则该器件tK。测试合格，否则tK。测试不合格。进ー步地，所述的任意两个不同背景数据互为反码数据。进ー步地，所述的数据和反码数据为0x55和Oxaa。采用本发明，由于摒弃对SRAM动态參数测试影响不大的存储体、控制电路和数据寄存器三个功能模块测试图形向量，仅编写和运行读写逻辑模块测试图形向量和地址译码器测试图形向量，从而大幅减少了 SRAM动态參数测试图形向量数目，实现SRAM动态參数的测试。本发明既能大幅減少测试图形向量数目，又能满足测试需要。
具体实施例方式以下结合具体实施例对本发明作进ー步的详细描述，但该实施例不应理解为对本发明的限制。实施例I被测对象CYPRESS公司生产的512KX8位的SRAM器件CY7C1049B-20VI，包含19位地址位和8位数据位。其详细规范规定的地址取数时间tAA最大值为20ns，写周期时间tffC的最小值为20ns,读周期时间tK的最小值为20ns。测试方法按以下步骤进行
·
al.选择地址分别为 0000000000000000000 和 0000000000000000001 的两个存储
单元；a2.设置两个背景数据0x66和0x77 ；a3.发2个写信号，依次向地址为0000000000000000000的存储单元写入背景数据0x66，向地址为0000000000000000001的存储单元写入背景数据0x77 ；a4.发2个读信号，依次读出地址为0000000000000000000存储单元的数据和地址为0000000000000000001存储单元的数据；a5.发2个写信号，依次向地址为0000000000000000000存储单元写入背景数据0x77，向地址为0000000000000000001的存储单元写入背景数据0x66 ；a6.发2个读信号，依次读出地址为0000000000000000000存储单元的数据和地址为 0000000000000000001 的数据；a7.选择地址分别为 0000000000000000010 和 0000000000000000011 的两个存储
单元；a8.发2个写信号，依次向地址为0000000000000000010的存储单元和向地址为0000000000000000011的存储单元分别写入背景数据0x99和0x88 ；a9.发读信号，连续读出地址为0000000000000000010的存储单元数据10次；alO.读出地址为0000000000000000011存储单元的数据；以上读写逻辑模块测试图形向量共21条。b.编写地址译码器测试图形向量bl.设置两个背景数据Oxll和Oxaa ;b2.依次发写信号；b3.向地址为0000000000000000000的存储单元写入背景数据Oxll ；b4.向地址为0000000000000000001的存储单元写入背景数据Oxaa ；b5.重复步骤b3 ；b6.将下ー个高位地址变为“1”，向地址为0000000000000000011的存储单元写入背景数据Oxaa ；b7.重复步骤b3 ；
b8.按 0000000000000000111、0000000000000001111、…、1111111111111111111
的规律选择存储単元，写入背景数据Oxaa ；b9.重复步骤b7 步骤b8，直到地址为1111111111111111111存储单元的写操作完成;blO.发读信号，依次读出步骤b3 步骤b9所述存储単元的数据；以上地址译码器测试图形向量共76条。c.地址取数时间的测试
Cl.将数据输出信号采样点与地址信号起始沿的时间差设置为器件技术规范规定的地址取数时间tAA最大值20ns ；c2.将 twc、tEC 时间设置为 200ns ；c3.依次运行步骤a、b所述的图形向量，在twc时间内对其进行写操作，将背景数据全部写入存储单元；c4.依次运行步骤a、b所述的图形向量，在tKC时间内tAA时间点读出存储单元的数据；c5.比较步骤c4读出的数据与步骤c3写入的数据，结果全部相同，该器件tAA测试合格；d.写周期时间twc的测试dl.将twc设置为20ns，读周期时间tKC设置为200ns ；d2.依次运行步骤a、b所述的图形向量，在twc时间内完成写操作；d3.在tKC时间内依次读出步骤a、b所述存储单元的数据；d4.比较步骤d3读出的数据与步骤d2写入的数据，结果全部相同，tw。测试合格；e.读周期时间tKC的测试el.将twc设置为200ns，依次运行步骤a、b所述的图形向量，进行写操作，将背景数据全部写入存储单元；e2.将 tK 设置为 20ns ；e3.依次运行步骤a、b所述的图形向量，在时间内完成读操作；e4.比较步骤e3读出的数据与步骤el写入的数据，结果全部相同，该器件tK。测试合格。实施例2被测对象CYPRESS公司生产的512KX8位的SRAM器件CY7C1049B-20VI，包含19位地址位和8位数据位。其详细规范规定的地址取数时间tAA最大值为20ns，写周期时间tffC的最小值为20ns,读周期时间tK的最小值为20ns。测试方法按以下步骤进行a.编写读写逻辑模块测试图形向量al.选择地址分别为 0000000000000000000 和 0000000000000000001 的两个存储
单元；a2.设置两个背景数据0x55和Oxaa ；a3.发2个写信号，依次向地址为0000000000000000000的存储单元写入背景数据0x55，向地址为0000000000000000001的存储单元写入背景数据Oxaa ；
a4.发2个读信号，依次读出地址为0000000000000000000存储单元的数据和地址为0000000000000000001存储单元的数据；a5.发2个写信号，依次向地址为0000000000000000000存储单元写入背景数据Oxaa,向地址为0000000000000000001的存储单元写入背景数据0x55 ；a6.发2个读信号，依次读出地址为0000000000000000000存储单元的数据和地址为 0000000000000000001 的数据；a7.选择地址分别为 0000000000000000010 和 0000000000000000011 的两个存储
单元；a8.发2个写信号，依次向地址为0000000000000000010的存储单元和向地址为0000000000000000011的存储单元分别写入背景数据Oxaa和0x55 ； a9.发读信号，连续读出地址为0000000000000000010的存储单元数据20次；alO.读出地址为0000000000000000011存储单元的数据；以上读写逻辑模块测试图形向量共31条。b.编写地址译码器测试图形向量bl.设置两个背景数据0x55和Oxaa ；b2.依次发写信号；b3.向地址为0000000000000000000的存储单元写入背景数据0x55 ；b4.向地址为0000000000000000001的存储单元写入背景数据Oxaa ；b5.重复步骤b3;b6.将下ー个高位地址变为“1”，向地址为0000000000000000011的存储单元写入背景数据Oxaa ；b7.重复步骤b3;b8.按 0000000000000000111、0000000000000001111、…、1111111111111111111
的规律选择存储単元，写入背景数据Oxaa ；b9.重复步骤b7 步骤b8，直到地址为1111111111111111111存储单元的写操作完成;blO.发读信号，依次读出步骤b3 步骤b9所述存储単元的数据；以上地址译码器测试图形向量共76条。c.地址取数时间的测试Cl.将数据输出信号采样点与地址信号起始沿的时间差设置为器件技术规范规定的地址取数时间tAA最大值20ns ；c2.将 twc、tEC 时间设置为 200ns ；c3.依次运行步骤a、b所述的图形向量，在twc时间内对其进行写操作，将背景数据全部写入存储单元；c4.依次运行步骤a、b所述的图形向量，在时间内tAA时间点读出存储单元的数据；c5.比较步骤c4读出的数据与步骤c3写入的数据，结果不相同，该器件测试不合格；d.写周期时间twc的测试
dl.将twc设置为20ns，读周期时间tKC设置为200ns ；d2.依次运行步骤a、b所述的图形向量，在twc时间内完成写操作；d3.在tKC时间内依次读出步骤a、b所述存储单元的数据；d4.比较步骤d3读出的数据与步骤d2写入的数据，结果不相同，tw。测试不合格；e.读周期时间tK的测试el.将twc设置为200ns，依次运行步骤a、b所述的图形向量，进行写操作，将背景数据全部写入存储单元；e2.将 tKC 设置为 20ns ；e3.依次运行步骤a、b所述的图形向量，在时间内完成读操作；
e4.比较步骤e3读出的数据与步骤el写入的数据，结果不相同，该器件测试不合格。实施例3被测对象CYPRESS公司生产的512KX8位的SRAM器件CY7C1049B-20VI，包含19位地址位和8位数据位。其详细规范规定的地址取数时间tAA最大值为20ns，写周期时间tffC的最小值为20ns,读周期时间tK的最小值为20ns。测试方法按以下步骤进行a.编写读写逻辑模块测试图形向量al.选择地址分别为 0000000000000000000 和 0000000000000000001 的两个存储
单元；a2.设置两个背景数据0x55和Oxaa ；a3.发2个写信号，依次向地址为0000000000000000000的存储单元写入背景数据0x55，向地址为0000000000000000001的存储单元写入背景数据Oxaa ；a4.发2个读信号，依次读出地址为0000000000000000000存储单元的数据和地址为0000000000000000001存储单元的数据；a5.发2个写信号，依次向地址为0000000000000000000存储单元写入背景数据Oxaa,向地址为0000000000000000001的存储单元写入背景数据0x55 ；a6.发2个读信号，依次读出地址为0000000000000000000存储单元的数据和地址为 0000000000000000001 的数据；a7.选择地址分别为 0000000000000000010 和 0000000000000000011 的两个存储
单元；a8.发2个写信号，依次向地址为0000000000000000010的存储单元和向地址为0000000000000000011的存储单元分别写入背景数据0x00和Oxff ；a9.发读信号，连续读出地址为0000000000000000010的存储单元数据20次；alO.读出地址为0000000000000000011存储单元的数据；以上读写逻辑模块测试图形向量共31条。b.编写地址译码器测试图形向量bl.设置两个背景数据0x55和Oxaa ；b2.依次发写信号；b3.向地址为0000000000000000000的存储单元写入背景数据0x55 ；
b4.向地址为0000000000000000001的存储单元写入背景数据Oxaa ；b5.重复步骤b3;b6.将下ー个高位地址变为“1”，向地址为0000000000000000011的存储单元写入背景数据Oxaa ；b7.重复步骤b3;b8.按 0000000000000000111、0000000000000001111、…、1111111111111111111
的规律选择存储単元，写入背景数据Oxaa ；b9.重复步骤b7 步骤b8，直到地址为1111111111111111111存储单元的写操作完成; blO.发读信号，依次读出步骤b3 步骤b9所述存储単元的数据；以上地址译码器测试图形向量共76条。c.地址取数时间tM的测试Cl.将数据输出信号采样点与地址信号起始沿的时间差设置为器件技术规范规定的地址取数时间tAA最大值20ns ；c2.将 twc、tEC 时间设置为 400ns ；c3.依次运行步骤a、b所述的图形向量，在twc时间内对其进行写操作，将背景数据全部写入存储单元；c4.依次运行步骤a、b所述的图形向量，在tKC时间内tAA时间点读出存储单元的数据；c5.比较步骤c4读出的数据与步骤c3写入的数据，结果全部相同，该器件tAA测试合格；d.写周期时间twc的测试dl.将twc设置为20ns，读周期时间tKC设置为400ns ；d2.依次运行步骤a、b所述的图形向量，在twc时间内完成写操作；d3.在tKC时间内依次读出步骤a、b所述存储单元的数据；d4.比较步骤d3读出的数据与步骤d2写入的背景数据，结果全部相同，tw。测试合格；e.读周期时间tK的测试el.设置为400ns，依次运行步骤a、b所述的图形向量，进行写操作，将背景数据全部写入存储单元；e2.将 tEC 设置为 20ns ；e3.依次运行步骤a、b所述的图形向量，在时间内完成读操作；e4.比较步骤e3读出的数据与步骤el写入的数据，结果全部相同，该器件tK。测试合格。本说明书中未作详细描述的内容，属于本专业技术人员公知的现有技术。
权利要求
1.一种SRAM动态参数的测试方法，包括以下步骤 a.编写读写逻辑模块测试图形向量 al.选取任意两个存储单元分别作为第一存储单元和第二存储单元；a2.设置任意两个背景数据分别作为第一背景数据和第二背景数据；a3.发2个写信号，依次向第一存储单元写入第一背景数据，向第二存储单元写入第二背景数据； a4.发2个读信号，依次读出第一存储单元的数据和第二存储单元的数据；a5.发2个写信号，依次向第一存储单元写入第二背景数据，向第二存储单元写入第一背景数据； a6.发2个读信号，依次读出第一存储单元的数据和第二存储单元的数据； a7.重新选择任意两个存储单元分别作为第三存储单元和第四存储单元； a8.发2个写信号，依次向第三存储单元和第四存储单元分别写入两个不同的背景数据； a9.发读信号，连续读出第三存储单元的数据1(Γ20次； alO.读出第四存储单元的数据； b.编写地址译码器测试图形向量 bl.设置任意两个背景数据分别作为第三背景数据和第四背景数据； b2.依次发写信号； b3.向地址为00…0000的全“O”存储单元写入第三背景数据； b4.向地址为00…0001的存储单元写入第四背景数据； b5.重复步骤b3 ； b6.将下一个高位地址变为“1”，向地址为00…0011的存储单元写入第四背景数据； bl.重复步骤b3 ； b8.按00…0111、00···1111、…、1L··· 1111的规律选择存储单元，写入第四背景数据； b9.重复步骤b7 步骤b8，直到地址为1Ρ··1111的全“ I”存储单元写操作完成； blO.发读信号，依次读出步骤b3 步骤b9所述存储单元的数据； c.地址取数时间tAA的测试 Cl.将数据输出信号采样点与地址信号起始沿的时间差设置为器件技术规范规定的地址取数时间tAA最大值； c2.将tw。、tEC时间设置为大于器件技术规范规定的值； c3.依次运行步骤a、b所述的图形向量，在时间内对其进行写操作，将背景数据全部写入存储单元； c4.依次运行步骤a、b所述的图形向量,在tKC；时间内时间点读出存储单元的数据；c5.比较步骤c4读出的数据与步骤c3写入的数据，若全部相同，则该器件测试合格，否则tAA测试不合格； d.写周期时间twc的测试 dl.将设置为器件技术规范规定的最小值，读周期时间设置为大于器件技术规范规定的值； d2.依次运行步骤a、b所述的图形向量，在twc时间内完成写操作；d3.在tKC；时间内依次读出步骤a、b所述存储单元的数据； d4.比较步骤d3读出的数据与步骤d2写入的数据，若全部相同，则tw。测试合格，否则tffC测试不合格； e.读周期时间tK。的测试 el.以大于器件技术规范规定的时间，依次运行步骤a、b所述的图形向量，进行写操作，将背景数据全部写入存储单元； e2.将设置为器件技术规范规定的最小值；e3.依次运行步骤a、b所述的图形向量，在时间内完成读操作；e4.比较步骤e3读出的数据与步骤el写入的数据，若全部相同，则该器件测试合格，否则测试不合格。
2.根据权利要求I所述的SRAM动态参数的测试方法，其特征在于所述的任意两个不同背景数据互为反码数据。
3.根据权利要求2所述的SRAM动态参数的测试方法，其特征在于所述的数据和反码数据为0x55和Oxaa。
全文摘要
本发明涉及SRAM动态参数的测试方法，包括以下步骤编写读写逻辑模块测试图形向量；编写地址译码器测试图形向量；地址取数时间tAA的测试；写周期时间tWC的测试；读周期时间tRC的测试。采用本发明，由于摒弃对SRAM动态参数测试影响不大的存储体、控制电路和数据寄存器三个功能模块测试图形向量，仅编写和运行读写逻辑模块测试图形向量和地址译码器测试图形向量，从而大幅减少了SRAM动态参数测试图形向量数目，实现SRAM动态参数的测试。本发明既能大幅减少测试图形向量数目，又能满足测试需要。
文档编号G11C29/08GK102820062SQ201210303649
公开日2012年12月12日 申请日期2012年8月24日 优先权日2012年8月24日
发明者李永梅, 袁云华, 张吉, 宋芳 申请人:湖北航天技术研究院计量测试技术研究所