1.一种半导体存储装置，包括：
存储单元阵列；
阻抗校准电路，被配置为通过基于接口节点的电压产生阻抗码来执行阻抗匹配操作，接口节点的电压根据外部参考电阻器是否耦接至阻抗校准电路而通过外部参考电阻器或内部参考电阻单元来确定；以及
数据输入/输出I/O驱动器，被配置为从存储单元阵列接收输入数据并且响应于阻抗码来产生输出数据。
2.如权利要求1所述的半导体存储装置，其中，阻抗校准电路包括：
监控单元，耦接至接口节点并且被配置为根据外部参考电阻器是否耦接至阻抗校准电路来确定内部电阻器使能信号的电平；
内部电阻单元，响应于内部电阻器使能信号而驱动并且被配置为根据内部参考电阻单元的基于修整码的内部参考电阻值来将电压施加至接口节点；以及
校正单元，被配置为根据通过内部电阻单元施加至接口节点的电压来产生阻抗码。
3.如权利要求1所述的半导体存储装置，其中，阻抗校准电路被配置为通过将接口节点的电压与参考电压进行比较来产生内部电阻器使能信号。
4.如权利要求1所述的半导体存储装置，其中，阻抗校准电路被配置为响应于根据接口节点的电压与参考电压之间的比较而产生的内部电阻器使能信号来确定内部参考电阻值，以及根据内部参考电阻值来确定接口节点的电压。
5.如权利要求4所述的半导体存储装置，还包括：
参考电压发生器，被配置为输出具有小于由参考电压发生器响应于阻抗校准使能信号而接收到的电源电压的电压电平的参考电压。
6.如权利要求4所述的半导体存储装置，其中，阻抗校准电路包括：
内部电阻器控制信号发生器，被配置为基于内部电阻器使能信号和修整码来产生内部电阻器控制信号；以及
内部参考电阻单元，被配置为响应于内部电阻器控制信号来确定接口节点的电压。
7.如权利要求6所述的半导体存储装置，其中，阻抗校准电路包括：
驱动器，耦接在接口节点与内部参考电阻单元之间并且被配置为响应于内部电阻器使 能信号来确定接口节点的电势电平。
8.一种阻抗校准电路，包括：
监控单元，耦接至接口节点并且被配置为根据外部参考电阻器是否耦接至阻抗校准电路来确定内部电阻器使能信号的电平；
内部电阻单元，被配置为响应于内部电阻器使能信号而驱动，并且根据内部参考电阻单元的基于修整码的内部参考电阻值来将电压施加至接口节点；以及
校正单元，被配置为根据由内部电阻单元施加至接口节点的电压来产生阻抗码。
9.如权利要求8所述的阻抗校准电路，其中，监控单元被配置为通过将接口节点的电压与参考电压进行比较来产生内部电阻器使能信号。
10.一种阻抗校准电路的阻抗校准方法，所述阻抗校准电路耦接至接口节点并且包括内部参考电阻单元，所述方法包括：
判断外部参考电阻器是否耦接至阻抗校准电路；以及
当外部参考电阻器未耦接至阻抗校准电路时，基于通过内部参考电阻单元而确定的接口节点的电压来执行阻抗匹配。