NAND闪存上基于索引调制的交叉编写方法与流程

本发明属于电子器件技术领域，更进一步涉及半导体存储技术领域中的一种NAND(Not AND,NAND)闪存上基于索引调制的交叉编写方法。本发明可以应用于实现NAND闪存上的数据编写，同时通过奇字符线编写优先级较低的比特信息，偶字符线编写优先级较高的比特信息，实现闪存单元中存储数据的不等错误保护。

背景技术：

在现代半导体信息处理技术中，NAND闪存作为一种重要的非易失性存储技术已经越来越多地被人们关注。由于设备集成度越来越高以及多层单元技术的使用等原因，由闪存单元间寄生耦合电容效应产生的单元间干扰也愈加严重。因此提高NAND闪存设备可靠性的数据编写方法也成为了一项重要的研究内容。

现有技术提供了一些用于提高NAND闪存设备可靠性的数据编写方法。这些方法大多通过调整NAND闪存单元的编写顺序，减少单元间干扰对闪存数据编写的影响，从而提高NAND闪存设备的可靠性。但是相较于现在人们的需求，这些方法存在明显的不足，已有的NAND闪存编写方法无法在提高误码性能的前提下，实现不等错保护。

Ken Takeuchi等人在文章“A 56-nm CMOS 99-mm2 8-Gb multi-level NAND flash memory with 10-MB/s program throughput”(IEEE Solid-State Circuits Society,2007)中公开了一种奇偶比特线NAND闪存编写方法。该方法通过分别针对相互交错的奇比特线与偶比特线交替接入的方式进行编写操作。每对奇偶比特线可以共用一套外围电路，这一特点使得使用奇偶比特线方法拥有制造成本更低的优势。另外，该方法由于奇偶比特线上闪存单元受到的单元间干扰的程度不同，因此还能够对存储数据实现不等错误保护。该方法存在的不足之处是，由于奇偶比特线上闪存单元是交叉进行编写的，因此会出现较大的单元间干扰，整体的误码性能较差。

Raul-Adrian Cernea等人在其发表的论文“A 34MB/s MLC write throughput 16Gb NAND with all bit line architecture on 56nm technology”(IEEE J.Solid-State Circuits,Jan 2009)中公开了一种全比特线NAND闪存编写方法。在该方法中，所有的比特线被同时接入进行编写操作。这样的设计方式相比于奇偶比特线方法，虽然需要更多的外围电路，提高了制造成本，但对单元间干扰有更强的免疫能力使得整体的误码性能较好。但是，该方法仍然存在的不足之处是，由于奇偶比特线上闪存单元受到的单元间干扰的程度相同，因此无法对存储数据实现不等错误保护。

LSI公司在其申请的专利“用于闪存存储器中写入端单元间干扰减轻的方法和装置”(专利申请号200980132503.1，公开号102132348B)中提出了一种减轻NAND闪存数据编写过程中产生的单元间干扰的方法。该方法主要是通过获得要写入到所述闪存存储器中的至少一个目标单元的编程数据，获得用于晚于所述目标单元编程的至少一个干扰单元的编程数据的一个或更多个位；以及通过产生经预补偿的编程值，来预补偿对于所述目标单元的单元间干扰。所述干扰单元包括与所述目标单元相邻的一个或更多个单元，诸如在与所述目标单元相同字线中的一个或更多个相邻的单元和/或在所述单元上或下的相邻字线中的一个或更多个单元。该方法存在的不足是，由于该方法是要在引入干扰前预先减去一个电压值，因此该方法不能应用于处于擦除状态的单元，对处于擦除状态的单元受到的干扰无能为力，误码率较高。

技术实现要素：

本发明的目的在于针对上述现有技术的优点及不足，提出一种NAND闪存上基于索引调制的交叉编写方法，在保证较好整体误码性能的同时，具有对存储数据进行不等错误保护的能力。

为实现上述目的，本发明具体步骤包括如下：

(1)对NAND闪存单元进行擦除操作：

通过NAND闪存控制器移除NAND闪存单元上的电荷，得到已擦除的NAND闪存单元。

(2)将待写入的数据写入已擦除的NAND闪存单元：

(2a)对已擦除的奇字符线上的NAND闪存单元，通过阶跃脉冲编写方法，逐行进行编写操作，得到存储到NAND闪存单元中的数据。

阶跃脉冲编写方法具体步骤如下：

第1步，将已擦除的奇字符线上的NAND闪存单元拟写入的数据读取到NAND闪存控制器，得到该NAND闪存单元的门限电压值。

第2步，在奇字符线上加一个阶跃电压，对已擦除的奇字符线上的NAND闪存单元循环进行电荷注入，并将该NAND闪存单元的电压值与门限电压值相比较，当该NAND闪存单元的电压值达到门限电压值后，结束编写操作。

(2b)在对已擦除的奇字符线上的NAND闪存单元编写完成后，对已擦除的偶字符线上的NAND闪存单元，通过索引调制编写方法，逐行进行编写操作，得到存储到NAND闪存单元中的数据。

索引调制编写方法具体步骤如下：

第1步，将拟写入已擦除的偶字符线上的NAND闪存单元的比特序列u划分为比特序列u1和比特序列u2。

第2步，按照下式，计算比特序列u1的长度：

其中，K₁表示比特序列u1的长度，M表示已擦除的偶字符线上的NAND闪存单元的个数，N表示拟写入数据的已擦除的偶字符线上的NAND闪存单元的个数，N＝M/2，C(M,N)表示从M个闪存单元中选N个闪存单元的组合的个数，表示取最大整数操作，log₂表示以2为底的对数操作。

第3步，按照下式，计算比特序列u2的长度：

K₂＝Nlog₂L

其中，K₂表示比特序列u2的长度，N表示拟写入数据的已擦除的偶字符线上的NAND闪存单元的个数，L表示激活的已擦除的偶字符线的NAND闪存单元上采用的电压编写层数，log₂表示以2为底的对数操作。

第4步，NAND闪存控制器读取比特序列u1的数据，获得已擦除的偶字符线上拟写入数据的NAND闪存单元的位置。

第5步，NAND闪存控制器读取比特序列u2的数据，获得拟写入数据的已擦除的偶字符线的NAND闪存单元门限电压值，再通过阶跃脉冲编写方法完成编写操作。

(3)读取NAND闪存单元中存储的数据：

(3a)通过NAND闪存控制器，读取存储数据的NAND闪存单元上的电压值。

(3b)将读取的存储数据的NAND闪存单元上的电压值与写入数据时的门限电压值进行比较，得到与读取的存储数据的NAND闪存单元上的电压值最接近的写入数据时的门限电压值。

(3c)NAND闪存控制器读取得到的写入数据时的门限电压值，获得NAND闪存单元中存储的数据。

本发明与现有技术相比具有以下优点：

第一，由于本发明在对已擦除的奇字符线上的NAND闪存单元编写完成后，对已擦除的偶字符线上的NAND闪存单元，通过索引调制编写方法，逐行进行编写操作，此时，偶字符线上的NAND闪存单元受到的单元间干扰可忽略不计。克服了现有技术无法对存储数据实现不等错误保护的不足，使得本发明具有可实现不等错误保护功能的优点。

第二，由于本发明在NAND闪存控制器读取比特序列u1的数据，获得已擦除的偶字符线上拟写入数据的NAND闪存单元的位置。这样就使得实际写入偶字符线上的NAND闪存单元的数据变少，对奇字符线上的NAND闪存单元造成的单元间干扰减少。克服了现有技术在编写过程中会出现较大的单元间干扰和误码率较高的不足，使得本发明具有抗单元间干扰能力强、平均误码性能好的优点。

附图说明

图1为本发明的流程图；

图2为本发明的奇字符线上闪存单元受到单元间干扰的示意图；

图3为本发明与奇偶比特线NAND闪存编写方法的误码率性能对比图；

图4为本发明与奇偶比特线NAND闪存编写方法、全比特线NAND闪存编写方法的平均误码率性能对比图。

具体实施方式

下面结合附图对本发明做进一步的描述。

参照图1，对本发明的具体步骤如下。

步骤1，对NAND闪存单元进行擦除操作。

通过NAND闪存控制器移除NAND闪存单元上的电荷，得到已擦除的NAND闪存单元。每一个NAND闪存单元被编写之前必须先进行擦除操作，擦除的意义就是从存储单元的浮动栅里面移除所有的电荷，使NAND闪存单元晶体管的电压达到最低值。NAND闪存的擦除操作是以块(每个块包含许多闪存单元)为单位进行的。NAND闪存单元的电压值在擦除操作后趋于均值大于零的高斯分布。

步骤2，将待写入的数据写入已擦除的NAND闪存单元。

对已擦除的奇字符线上的NAND闪存单元，通过阶跃脉冲编写方法，逐行进行编写操作，得到存储到NAND闪存单元中的数据。

阶跃脉冲编写方法具体步骤如下：

第1步，将已擦除的奇字符线上的NAND闪存单元拟写入的数据读取到NAND闪存控制器，得到该NAND闪存单元的门限电压值。

第2步，在奇字符线上加一个阶跃电压，对已擦除的奇字符线上的NAND闪存单元循环进行电荷注入，并将该NAND闪存单元的电压值与门限电压值相比较，当该NAND闪存单元的电压值达到门限电压值后，结束编写操作。

在对已擦除的奇字符线上的NAND闪存单元编写完成后，对已擦除的偶字符线上的NAND闪存单元，通过索引调制编写方法，逐行进行编写操作，得到存储到NAND闪存单元中的数据。

索引调制编写方法具体步骤如下：

第1步，将拟写入已擦除的偶字符线上的NAND闪存单元的比特序列u划分为比特序列u1和比特序列u2。

第2步，按照下式，计算比特序列u1的长度：

其中，K₁表示比特序列u1的长度，M表示已擦除的偶字符线上的NAND闪存单元的个数，N表示拟写入数据的已擦除的偶字符线上的NAND闪存单元的个数，N＝M/2，C(M,N)表示从M个闪存单元中选N个闪存单元的组合的个数，表示取最大整数操作，log₂表示以2为底的对数操作。

第3步，按照下式，计算比特序列u2的长度：

K₂＝Nlog₂L

其中，K₂表示比特序列u2的长度，N表示拟写入数据的已擦除的偶字符线上的NAND闪存单元的个数，L表示激活的已擦除的偶字符线的NAND闪存单元上采用的电压编写层数，log₂表示以2为底的对数操作。

当存储信息需要进行不等错误保护时，奇字符线编写优先级较低的比特信息，偶字符线编写优先级较高的比特信息。同时，偶字符线上的NAND闪存单元相比于奇字符线上的NAND闪存单元通常采用更高阶的单元存储方式以提高存储密度。

第4步，NAND闪存控制器读取比特序列u1的数据，获得已擦除的偶字符线上拟写入数据的NAND闪存单元的位置。

第5步，NAND闪存控制器读取比特序列u2的数据，获得拟写入数据的已擦除的偶字符线的NAND闪存单元门限电压值，再通过阶跃脉冲编写方法完成编写操作。

步骤3，读取NAND闪存单元中存储的数据：

通过NAND闪存控制器，读取存储数据的NAND闪存单元上的电压值。

将读取的存储数据的NAND闪存单元上的电压值与写入数据时的门限电压值进行比较，得到与读取的存储数据的NAND闪存单元上的电压值最接近的写入数据时的门限电压值。

NAND闪存控制器读取得到的写入数据时的门限电压值，获得NAND闪存单元中存储的数据。

图2直观地描述了编写操作完毕时，处于奇数字符线的NAND闪存单元受到的单元间干扰。在图2中，可以直观的看出，处于奇字符线的NAND闪存单元受到来自上下两侧偶数字符线上的6个临近NAND闪存单元的单元间干扰。进一步由于偶字符线采用索引调制，所以奇字符线受到的单元间干扰的数目小于6个。

对本发明的效果可通过以下仿真做进一步的描述。

1.仿真实验的条件：

本发明在C++平台上仿真得到仿真数据，在Matlab平台上，得到仿真性能曲线图。

本发明对NAND闪存上基于索引调制的交叉编写方法、奇偶比特线NAND闪存编写方法以及全比特线NAND闪存编写方法在不同的耦合强度系数下进行对比仿真。

2.仿真实验内容：

仿真实验1，NAND闪存上基于索引调制的交叉编写方法中，在受到单元间干扰严重的奇字符线上，在每个NAND闪存单元中只写入1个比特的数据，此时每个奇字符线上的NAND闪存单元都相当于一个单层NAND闪存单元。而在单元间干扰可以忽略不计的偶字符线上，每M＝5个NAND闪存单元一组，从中激活N＝3个NAND闪存单元，给每个激活的NAND闪存单元采用16层的多层次存储。此时NAND闪存总体的平均数据存储量为每单元2个比特。同时奇偶比特线NAND闪存编写方法中每单元写入2个比特的数据。对比两种编写方法的误码性能，结果如图3所示,图3中横坐标表示耦合强度系数，纵坐标BER表示误比特率。

图3中以菱形标示的实线表示使用NAND闪存上基于索引调制的交叉编写方法时，处于奇数字符线的NAND闪存单元的误码率性能仿真曲线。

图3中以五角星形标示的实线表示使用NAND闪存上基于索引调制的交叉编写方法时，处于偶数字符线的NAND闪存单元的误码率性能仿真曲线。

图3中以三角形标示的实线表示使用奇偶比特线NAND闪存编写方法时，处于偶数比特线的NAND闪存单元的误码率性能仿真曲线。

图3中以圆形标示的实线表示使用奇偶比特线NAND闪存编写方法时，处于奇数比特线的NAND闪存单元的误码率性能仿真曲线；

由图3可以看出，在使用NAND闪存上基于索引调制的交叉编写方法的情况下，处于奇数字符线的NAND闪存单元的可靠性随着单元间干扰的不断增大而逐渐超过使用奇偶比特线NAND闪存编写方法中的奇比特线NAND闪存单元的性能。而处于偶数字符线的NAND闪存单元虽然每单元存储4个比特的数据，但由于单元间干扰可以忽略不计，所以仍然可以保持良好的误码率特性，其误码率性能始终优于奇偶比特线NAND闪存编写方法。

仿真实验2，为了更全面的了解NAND闪存基于索引调制的交叉编写方法的误码性能，下面对NAND闪存单元的平均误码特性进行仿真，并将结果与奇偶比特线NAND闪存编写方法以及全比特线NAND闪存编写方法进行比较。结果如图4所示，图4中横坐标表示耦合强度系数，纵坐标BER表示误比特率。

图4中以圆形标示的实线表示使用奇偶比特线NAND闪存编写方法时，NAND闪存单元的平均误码率性能仿真曲线。

图4中以三角形标示的实线表示使用NAND闪存上基于索引调制的交叉编写方法时，NAND闪存单元的平均误码率性能仿真曲线。

图4中以菱形标示的实线表示使用全比特线NAND闪存编写方法时，NAND闪存单元的平均误码率性能仿真曲线。

由图4可以看出，应用本发明提出的NAND闪存上基于索引调制的交叉编写方法的NAND闪存单元的整体可靠性是优于使用奇偶比特线NAND闪存编写方法的。并且随着耦合强度系数逐渐增大，使用NAND闪存上基于索引调制的交叉编写方法的NAND闪存单元平均误码率特性也逐渐超过了使用全比特线NAND闪存编写方法的情况。