一种用于存储器的数据读取电路及存储器的制作方法

本发明涉及存储器领域，具体而言涉及一种用于存储器的数据读取电路及存储器。

背景技术：

现在，高速Flash已经成为客户消费需求的方向，尤其是在汽车领域的MCU(微控制器)已经提出了小于10ns的访问时间的需求。目前高速Flash的极限速度可以达到10ns以内，最快的可以达到5～6ns。但有些特定的用途，比如存储单元数据模式只有“01”和“10”两种模式，对速度有着更高的要求，例如2～3ns。因此，目前的设计仍不能满足要求。

但是，高速Flash对于访问时间的各个步骤皆有较高要求，其已经被充分优化，大幅度压缩某个步骤的时间以实现更高速访问时间，短期内技术上达不到，因此，通过压缩某个步骤的时间来大幅度提高读取速度十分困难。

已知提高存储单元电流(cell current)可以缩短信号比较放大(sensing)的时间，从而提高读取速度，但是受到工艺更新速度的限制，存储单元电流的提高比较困难，因此，单个周期内只读出1位数据越来越不能满足高速系统的要求。

已有的MLC(多层单元闪存)技术能够在一个读取周期内能读出2位数据，那么相当于单个位数据的读取速度加倍，但是其代价是额外的功耗和版图面积。

因此，为了解决上述问题，有必要提出一种新型的用于存储器的数据读取电路及存储器，以提高数据读取速度。

技术实现要素：

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明一方面提供一种用于存储器的数据读取电路，其包括多个数据读取单元，每个所述数据读取单元包括：

第一位线和第二位线，所述第一位线和所述第二位线是两条相邻的位线，且其所对应的存储单元所存储的数据是相反的；

比较放大器，所述比较放大器的同相输入端连接所述第一位线和第一输入信号，所述比较放大器的反相输入端连接所述第二位线和第二输入信号；

后读取解码模块，用于将所述比较放大器输出的一位数据后读取解码为两位数据。

进一步地，当所述第一位线所对应的存储单元存储的数据为0时，所述第二位线所对应的存储单元存储的数据为1；当所述第一位线所对应的存储单元存储的数据为1时，所述第二位线所对应的存储单元存储的数据为0。

在本发明的一个实施例中，所述第一输入信号的电压大于所述第二输入信号的电压时，所述后读取解码模块输出数字10；所述第一输入信号的电压小于所述第二输入信号的电压时，所述后读取解码模块输出数字01。

在本发明的一个实施例中，所述第一输入信号和所述第二输入信号为电压信号，所述比较放大器为电压比较放大器。

在本发明的一个实施例中，所述数据读取电路还包括位线地址选择电路，用于选择有效的位线，所述第一位线和所述第二位线均连接所述位线地址选择电路。

根据本发明的另一方面还提供了一种存储器，其包括数据读取电路，所述数据读取电路包括多个数据读取单元，每个所述数据读取单元包括：

第一位线和第二位线，所述第一位线和所述第二位线是两条相邻的位线，且其所对应的存储单元所存储的数据是相反的；

比较放大器，所述比较放大器的同相输入端连接所述第一位线和第一输入信号，所述比较放大器的反相输入端连接所述第二位线和第二输入信号；

后读取解码模块，用于将所述比较放大器输出的一位数据后读取解码为两位数据。

进一步地，当所述第一位线所对应的存储单元存储的数据为0时，所述第二位线所对应的存储单元存储的数据为1；当所述第一位线所对应的存储单元存储的数据为1时，所述第二位线所对应的存储单元存储的数据为0。

在本发明的一个实施例中，所述第一输入信号的电压大于所述第二输入信号的电压时，所述后读取解码模块输出数字10；所述第一输入信号的电压小于所述第二输入信号的电压时，所述后读取解码模块输出数字01。

在本发明的一个实施例中，所述第一输入信号和所述第二输入信号为电压信号，所述比较放大器为电压比较放大器。

在本发明的一个实施例中，所述数据读取电路还包括位线地址选择电路，用于选择有效的位线，所述第一位线和所述第二位线均连接所述位线地址选择电路。

优选地，所述存储器包括闪存存储器。

本发明的数据读取电路增大了电流间隙，缩短了信号放大的时间，从而提升了数据读取速度，且采用特定的数据模式直接提高一倍的读取速度，并且本发明的数据读取电路每两条位线只需要一个比较放大器，节约了功耗和存储器的版图面积。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出了用于目前的Flash的MLC技术的数据读取电路的示意性结构图；

图2示出了根据本发明的一个实施例的、用于存储器的数据读取电路的示意性电路结构图；

图3示出了目前的高速Flash的存储单元电流情况示意图；以及

图4示出了根据本发明的实施例的、图2中数据读取电路的存储单元电流情况示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

为了更好地理解本发明，下面结合图1简单介绍传统的MLC技术。

如图1示出了用于目前的Flash的MLC技术的数据读取电路的示意性结构图(图1中仅示出了包含两条位线的电路)，其中第一位线(在图1中示出为BL_A)通过位线选择电路连接第一比较放大器A，第二位线(在图1中示出为BL_B)通过位线选择电路连接第二比较放大器B。

具体地，第一比较放大器A的同相输入端连接第一输入信号(在图1中示出为IO_A)，第一比较放大器A的反相输入端连接参考信号(在图1中示出为reference)，第一位线连接第一比较放大器A的正向输入端，第一比较放大器A的输出在图1中示出为DOUT_A。

第二比较放大器B的同相输入端连接第二输入信号(在图1中示出为IO_B)，第二比较放大器B的反相输入端连接参考信号(在图1中示出为reference)，第二位线连接第二比较放大器B的正向输入端，第二比较放大器B的输出在图1中示出为DOUT_B。

上述数据读取电路的工作原理为：当第一输入信号的电压高于参考信号的电压时，第一比较放大器A输出高电平，则读取第一位线数据为1；当第二输入信号的电压低于参考信号的电压时，第二比较放大器B输出低电平，则读取第二位线数据为0。

由此可知，通过两条位线各采用一个比较放大器，MLC技术能够实现每个读取周期内读出两位数据，能够改善数据读取速度，但由于必须采用两个比较放大器实现每个读取周期内读出两位数据，这增加了Flash的功耗，也增加了Flash的版图面积。

为了解决上述问题，本发明提供了一种用于存储器的数据读取电路，其包括多个数据读取单元，每个所述数据读取单元包括：

第一位线和第二位线，所述第一位线和所述第二位线是两条相邻的位线，且其所对应的存储单元所存储的数据是相反的；

比较放大器，所述比较放大器的同相输入端连接所述第一位线和第一输入信号，所述比较放大器的反相输入端连接所述第二位线和第二输入信号；

后读取解码模块，用于将所述比较放大器输出的一位数据后读取解码为两位数据。

其中，例如，当所述第一位线所对应的存储单元存储的数据为0时，所述第二位线所对应的存储单元存储的数据为1；当所述第一位线所对应的存储单元存储的数据为1时，所述第二位线所对应的存储单元存储的数据为0。

本发明的数据读取电路增大了电流间隙，缩短了信号放大的时间，从而提升了数据读取速度；并且采用特定的数据模式(例如两种固定的数据模式“01”和“10”，但不限于此)直接提高一倍的读取速度，并且本发明的数据读取电路每两条位线只需要一个比较放大器，节约了功耗和存储器的版图面积。

图2示出了根据本发明的一个实施例的、用于存储器的数据读取电路的示意性电路结构图。示例性地，图2示出的数据读取电路10仅包括2个数据读取单元。本领域技术人员应理解，数据读取电路10可包括多个数据读取单元，数据读取单元的数目根据存储器的存储容量进行设置。

如图2所示，数据读取电路10包括数据读取单元100和数据读取单元200。数据读取单元100和数据读取单元200的电路结构完全相同，仅为了说明数据读取电路10的工作原理示出两个数据读取单元。在此处为了简洁，仅介绍数据读取单元100的电路结构。

如图2所示，数据读取单元100包括第一位线BL1<0>和第二位线BL0<0>，比较放大器110和后读取解码模块120。

其中，第一位线BL1<0>和第二位线BL0<0>是两条相邻的位线，根据位线可选中要读取数据的相应位置处的存储单元。

比较放大器110用于读取选中的存储单元中的数据。具体地，比较放大器110的同相输入端(在图2中用“﹢”表示)连接第一位线BL1<0>，并连接第一输入信号(在图2中示出为IO<0>)；比较放大器110的反相输入端(在图2中用“﹣”表示)连接第二位线BL0<0>，并连接第二输入信号(在图2中示出为DUMIO<0>)；比较放大器的输出端连接后读取解码模块120。

所述后读取解码模块120用于将所述比较放大器110输出的一位数据后读取解码为两位数据。示例性地，可采用多种数据模式。优选地，可采用两种固定的数据模式“01”和“10”，但不限于此。

根据本发明的实施例的数据读取电路的工作原理如下：两条相邻的位线中，只需要对其中一条位线进行编程，另一条位线的存储单元是擦除状态。以数据模式“01”和“10”为例，同一行内，若两条相邻的位线相对应的存储单元内分别存储数据“0”和“1”，则读出数据“0”，然后对读出的数据“0”进行后读取解码得到“01”；同一行内，若两条相邻的位线相对应的存储单元内分别存储数据“1”和“0”，则读出数据“1”，然后对读出的数据“1”进行后读取解码得到“10”。

具体地，示例性地，如图2所示，当第一输入信号的电压大于第二输入信号的电压时，数据读取单元100中第一输入信号IO<0>的电压大于第二输入信号DUMIO<0>的电压，比较放大器110输出数据“1”，经后读取解码单元120解码后得到数据“10”；当第二输入信号的电压大于第一输入信号的电压时，数据读取单元200中第二输入信号DUMIO<N>的电压大于第一输入信号IO<N>的电压，比较放大器210输出数据“0”，经后读取解码单元220解码后得到数据“01”。

在一个实施例中，第一输入信号和第二输入信号为电压信号。相应地，比较放大器为电压比较放大器。但应理解，本发明并不意图将第一输入信号和第二输入信号限制为电压信号，其也可以为电流信号。当第一输入信号和第二输入信号为电流信号时，相应地，比较放大器为电流比较放大器。

进一步地，数据读取电路10还包括位线地址选择电路(在图2中用YMUX表示)，所述位线地址选择电路包括多个位线地址选择器，用于选择有效的位线，第一位线BL1<0>和第二位线BL0<0>均连接至位线地址选择电路。

如图3示出了根据目前的高速Flash的存储单元电流情况示意图。如图3所示，现有设计中，利用大约1/2存储单元电流大小的参考电流(reference current)来区分有电流的存储单元和无电流的存储单元；这种方式电流间隙(current gap)只有大约1/2的存储单元电流大小，难以满足高速Flash对极快sensing时间的要求。

如图4示出了根据本发明的实施例的、图2中数据读取电路的存储单元电流情况示意图。其中图(a)为读取“10”时的存储单元电流情况，图(b)为读取“01”时的存储单元电流情况。

由图4可看出，本发明的设计，电流间隙等于存储单元电流，即本发明的设计通过增大电流间隙而实现了缩短sensing时间。假设读取数据0或1的时间是6ns，经后读取解码得到数据“01”或“10”，则读取每位数据的平均时间减半，为6ns/2＝3ns。

由此可看出，本发明的数据读取电路增大了电流间隙，缩短了信号放大的时间，从而提升了数据读取速度，且采用特定的数据模式直接提高一倍的读取速度，并且本发明的数据读取电路每两条位线只需要一个比较放大器，节约了功耗和存储器的版图面积。

根据本发明的另一实施例，提供了一种存储器，优选地为Flash(闪存)存储器，其包括地址译码电路、位元电流信号放大电路、数据读取电路以及位线预充电电路。其中，所述数据读取电路包括上述实施例中的数据读取电路，其具体结构参见上述实施例，在此不再赘述。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。