1.一种利用CNFET实现的三值4-81线地址译码器，其特征在于包括十个三值2-9线地址译码器，所述的三值2-9线地址译码器具有使能端、第一输入端、第二输入端、第一输出端、第二输出端、第三输出端、第四输出端、第五输出端、第六输出端、第七输出端、第八输出端和第九输出端；十个所述的三值2-9线地址译码器分别为第一三值2-9线地址译码器、第二三值2-9线地址译码器、第三三值2-9线地址译码器、第四三值2-9线地址译码器、第五三值2-9线地址译码器、第六三值2-9线地址译码器、第七三值2-9线地址译码器、第八三值2-9线地址译码器、第九三值2-9线地址译码器和第十三值2-9线地址译码器；所述的第一三值2-9线地址译码器的第一输出端和所述的第二三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第二输出端和所述的第三三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第三输出端和所述的第四三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第四输出端和所述的第五三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第五输出端和所述的第六三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第六输出端和所述的第七三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第七输出端和所述的第八三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第八输出端和所述的第九三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第九输出端和所述的第十三值2-9线地址译码器的使能端连接，所述的第二三值2-9线地址译码器的第一输入端、所述的第三三值2-9线地址译码器的第一输入端、所述的第四三值2-9线地址译码器的第一输入端、所述的第五三值2-9线地址译码器的第一输入端、所述的第六三值2-9线地址译码器的第一输入端、所述的第七三值2-9线地址译码器的第一输入端、所述的第八三值2-9线地址译码器的第一输入端、所述的第九三值2-9线地址译码器的第一输入端和所述的第十三值2-9线地址译码器的第一输入端连接且其连接端为所述的三值4-81线地址译码器的第一输入端，所述的第二三值2-9线地址译码器的第二输入端、所述的第三三值2-9线地址译码器的第二输入端、所述的第四三值2-9线地址译码器的第二输入端、所述的第五三值2-9线地址译码器的第二输入端、所述的第六三值2-9线地址译码器的第二输入端、所述的第七三值2-9线地址译码器的第二输入端、所述的第八三值2-9线地址译码器的第二输入端、所述的第九三值2-9线地址译码器的第二输入端和所述的第十三值2-9线地址译码器的第二输入端连接且其连接端为所述的三值4-81线地址译码器的第二输入端，所述的第一三值2-9线地址译码器的第一输入端为所述的三值4-81线地址译码器的第三输入端，所述的第一三值2-9线地址译码器的第二输入端为所述的三值4-81线地址译码器的第四输入端，所述的第一三值2-9线地址译码器的使能端为所述的三值4-81线地址译码器的使能端；
所述的三值2-9线地址译码器包括两个结构相同的三值1-3线地址译码器、九个结构相同的三输入与非门和九个结构相同的反相器；所述的三值1-3线地址译码器具有输入端、第一输出端、第二输出端和第三输出端，所述的三输入与非门具有第一输入端、第二输入端、第三输入端和输出端；所述的三值1-3线地址译码器包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管和第十一CNFET管；所述的第三CNFET管、所述的第四CNFET管、所述的第七CNFET管、所述的第八CNFET管和所述的第十CNFET管均为P型CNFET管，所述的第一CNFET管、所述的第二CNFET管、所述的第五CNFET管、所述的第六CNFET管、所述的第九CNFET管和所述的第十一CNFET管均为N型CNFET管；所述的第一CNFET管的栅极、所述的第四CNFET管的源极、所述的第七CNFET管的源极、所述的第八CNFET管的源极和所述的第十CNFET管的源极均接入第一电源，所述的第一CNFET管的漏极接入第二电源，所述的第二电源是所述的第一电源的一半；所述的第八CNFET管的栅极、所述的第九CNFET管的栅极、所述的第十CNFET管的栅极和所述的第十一CNFET管的栅极连接且其连接端为所述的三值1-3线地址译码器的输入端；所述的第二CNFET管的栅极、所述的第三CNFET管的栅极、所述的第八CNFET管的漏极和所述的第九CNFET管的漏极连接且其连接端为所述的三值1-3线地址译码器的第一输出端；所述的第二CNFET管的源极、所述的第五CNFET管的源极、所述的第六CNFET管的源极、所述的第九CNFET管的源极和所述的第十一CNFET管的源极均接地；所述的第六CNFET管的栅极、所述的第七CNFET管的栅极、所述的第十CNFET管的漏极和所述的第十一CNFET管的漏极连接，所述的第四CNFET管的栅极、所述的第五CNFET管的栅极、所述的第六CNFET管的漏极和所述的第七CNFET管的漏极连接且其连接端为所述的三值1-3线地址译码器的第三输出端；所述的第一CNFET管的源极、所述的第二CNFET管的漏极、所述的第三CNFET管的漏极和所述的第五CNFET管的漏极连接且其连接端为所述的三值1-3线地址译码器的第二输出端；所述的第三CNFET管的源极和所述的第四CNFET管的漏极连接；两个所述的三值1-3线地址译码器分别为第一三值1-3线地址译码器和第二三值1-3线地址译码器，九个所述的三输入与非门分别为第一三输入与非门、第二三输入与非门、第三三输入与非门、第四三输入与非门、第五三输入与非门、第六三输入与非门、第七三输入与非门、第八三输入与非门和第九三输入与非门，九个所述的反相器分别为第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器和第九反相器；所述的第一三值1-3线地址译码器的输入端为所述的三值2-9线地址译码器的第一输入端，所述的第二三值1-3线地址译码器的输入端为所述的三值2-9线地址译码器的第二输入端，所述的第一三值1-3线地址译码器的第一输出端分别与所述的第一三输入与非门的第二输入端、所述的第二三输入与非门的第二输入端和所述的第三三输入与非门的第二输入端连接；所述的第一三值1-3线地址译码器的第二输出端分别与所述的第四三输入与非门的第二输入端、所述的第五三输入与非门的第二输入端和所述的第六三输入与非门的第二输入端连接；所述的第一三值1-3线地址译码器的第三输出端分别与所述的第七三输入与非门的第二输入端、所述的第八三输入与非门的第二输入端和所述的第九三输入与非门的第二输入端连接；所述的第二三值1-3线地址译码器的第一输出端分别与所述的第一三输入与非门的第三输入端、所述的第四三输入与非门的第三输入端和所述的第七三输入与非门的第三输入端连接；所述的第二三值1-3线地址译码器的第二输出端分别与所述的第二三输入与非门的第三输入端、所述的第五三输入与非门的第三输入端和所述的第八三输入与非门的第三输入端连接；所述的第二三值1-3线地址译码器的第三输出端分别与所述的第三三输入与非门的第三输入端、所述的第六三输入与非门的第三输入端和所述的第九三输入与非门的第三输入端连接；所述的第一三输入与非门的第一输入端、所述的第二三输入与非门的第一输入端、所述的第三三输入与非门的第一输入端、所述的第四三输入与非门的第一输入端、所述的第五三输入与非门的第一输入端、所述的第六三输入与非门的第一输入端、所述的第七三输入与非门的第一输入端、所述的第八三输入与非门的第一输入端和所述的第九三输入与非门的第一输入端连接且其连接端为所述的三值2-9线地址译码器的使能端；所述的第一三输入与非门的输出端和所述的第一反相器的输入端连接，所述的第二三输入与非门的输出端和所述的第二反相器的输入端连接，所述的第三三输入与非门的输出端和所述的第三反相器的输入端连接，所述的第四三输入与非门的输出端和所述的第四反相器的输入端连接，所述的第五三输入与非门的输出端和所述的第五反相器的输入端连接，所述的第六三输入与非门的输出端和所述的第六反相器的输入端连接，所述的第七三输入与非门的输出端和所述的第七反相器的输入端连接，所述的第八三输入与非门的输出端和所述的第八反相器的输入端连接，所述的第九三输入与非门的输出端和所述的第九反相器的输入端连接；所述的第一反相器的输出端为所述的三值2-9线地址译码器的第一输出端，所述的第二反相器的输出端为所述的三值2-9线地址译码器的第二输出端，所述的第三反相器的输出端为所述的三值2-9线地址译码器的第三输出端，所述的第四反相器的输出端为所述的三值2-9线地址译码器的第四输出端，所述的第五反相器的输出端为所述的三值2-9线地址译码器的第五输出端，所述的第六反相器的输出端为所述的三值2-9线地址译码器的第六输出端，所述的第七反相器的输出端为所述的三值2-9线地址译码器的第七输出端，所述的第八反相器的输出端为所述的三值2-9线地址译码器的第八输出端，所述的第九反相器的输出端为所述的三值2-9线地址译码器的第九输出端。
2.根据权利要求1所述的一种利用CNFET实现的4-81线地址译码器，其特征在于所述的第一CNFET管的阈值电压为0.428v，所述的所述的第二CNFET管的阈值电压和所述的第五CNFET管的阈值电压均为0.557v，所述的第三CNFET管的阈值电压和所述的第四CNFET管的阈值电压均为-0.557v，所述的第六CNFET管的阈值电压和所述的第九CNFET管的阈值电压均为0.289v，所述的第七CNFET管的阈值电压和所述的第八CNFET管的阈值电压均为-0.557v，所述的第十CNFET管的阈值电压为-0.289v，所述的第十一CNFET管的阈值电压为0.557v。
3.根据权利要求1所述的一种利用CNFET实现的4-81线地址译码器，其特征在于所述的第一CNFET管的管径为1.018nm，所述的第二CNFET管的管径、所述的第三CNFET管的管径、所述的第四CNFET管的管径、所述的第五CNFET管的管径、所述的第七CNFET管的管径、所述的第八CNFET管的管径和所述的第十一CNFET管的管径均为0.783nm，所述的第六CNFET管的管径和所述的第九CNFET管的管径均为1.487nm，所述的第十CNFET管的管径为1.488nm。
4.根据权利要求1所述的一种利用CNFET实现的三值4-81线地址译码器，其特征在于所述的第一电源为0.9v，所述的第二电源为0.45v。
5.根据权利要求1所述的一种利用CNFET实现的三值4-81线地址译码器，其特征在于所述的三输入与非门包括第十二CNFET管、第十三CNFET管、第十四CNFET管、第十五CNFET管、第十六CNFET管、第十七CNFET管和第十八CNFET管；所述的第十二CNFET管、所述的第十六CNFET管和所述的第十七CNFET管均为P型CNFET管，所述的第十三CNFET管、所述的第十四CNFET管、所述的第十五CNFET管和所述的第十八CNFET管均为N型CNFET管；所述的第十二CNFET管的源极、所述的第十六CNFET管的源极、所述的第十七CNFET管的源极和所述的第十八CNFET管的栅极均接入所述的第一电源，所述的第十八CNFET管的漏极接入所述的第二电源；所述的第十二CNFET管的栅极和所述的第十三CNFET管的栅极连接且其连接端为所述的三输入与非门的第一输入端，所述的第十二CNFET管的漏极、所述的第十三CNFET管的漏极、所述的第十六CNFET管的漏极、所述的第十七CNFET管的漏极和所述的第十八CNFET管的源极连接且其连接端为所述的三输入与非门的输出端，所述的第十三CNFET管的源极和所述的第十四CNFET管的漏极连接，所述的第十四CNFET管的源极和所述的第十五CNFET管的漏极连接，所述的第十四CNFET管的栅极和所述的第十六CNFET管的栅极连接且其连接端为所述的三输入与非门的第二输入端，所述的第十五CNFET管的源极接地，所述的第十五CNFET管的栅极和所述的第十七CNFET管的栅极连接且其连接端为所述的三输入与非门的第三输入端。
6.根据权利要求5所述的一种利用CNFET实现的三值4-81线地址译码器，其特征在于所述的第十二CNFET管的管径、所述的第十三CNFET管的管径、所述的第十四CNFET管的管径、所述的第十五CNFET管的管径、所述的第十六CNFET管的管径和所述的第十七CNFET管的管径均为0.783nm，所述的第十八CNFET管的管径为1.018nm。
7.根据权利要求1所述的一种利用CNFET实现的三值4-81线地址译码器，其特征在于所述的反相器包括第十九CNFET管、第二十CNFET管和第二十一CNFET管，所述的第十九CNFET管为P型CNFET管，所述的第二十CNFET管和所述的第二十一CNFET管均为N型CNFET管；所述的第十九CNFET管的源极和所述的第二十一CNFET管的栅极均接入所述的第一电源，所述的第二十一CNFET管的漏极接入所述的第二电源，所述的第十九CNFET管的栅极和所述的第二十CNFET管的栅极连接且其连接端为所述的反相器的输入端，所述的第十九CNFET管的漏极、所述的第二十CNFET管的漏极和所述的第二十一CNFET管的源极连接且其连接端为所述的反相器的输出端，所述的第二十CNFET管的源极接地。
8.根据权利要求7所述的一种利用CNFET实现的三值4-81线地址译码器，其特征在于所述的第十九CNFET管的管径和所述的第二十CNFET管的管径均为0.783nm，所述的第二十一CNFET管的管径为1.018nm。