一种闪存的擦除方法与流程

本发明涉及半导体技术领域，具体涉及一种闪存的擦除方法。

背景技术：

在多种非易失性存储器中，快闪存储器(Flash Memory)，也被称为闪存，由于其具有高速、高密度、断电后仍然能够保持数据等特点，在各种电子设备中获得了广泛使用。

在闪存的使用中，经常需要对存储单元上的信息进行擦除，所述擦除操作为在控制栅极施加擦除电压以从浮栅移除电子。

在现有技术中，为了保证擦除操作的成功率，通常采用逐次增大的擦除电压进行重复擦除。具体而言，每次擦除操作完成之后，将检验擦除状态以确认是否擦除成功，如果擦除不成功，则调节施加到控制栅极上的擦除电压，采用逐次增大的擦除电压进行重复擦除操作，直至擦除成功。

但是，与擦除操作的步骤和检验擦除状态的步骤消耗的时间相比，调节擦除电压的步骤耗时非常长(相差2至3个数量级)，采用逐次增大的擦除电压会延长擦除操作的耗时。

技术实现要素：

本发明解决的技术问题是提供一种闪存的擦除方法，可以在获得相近的擦除操作成功率的基础上，减少擦除操作的耗时。

为解决上述技术问题，本发明实施例提供一种闪存的擦除方法，包括以下步骤：设置擦除电压为第一预设擦除电压，并且采用所述第一预设擦除电压对所述闪存的存储单元进行擦除操作；在每次完成所述擦除操作后，检验所述存储单元的擦除结果，如果所述擦除结果为擦除失败，则重复采用所述第一预设擦除电压对所述闪存的存储单元进行擦除操作；如果擦除失败的次数达到第一预设次数，则调节所述擦除电压至第二预设擦除电压，所述第二预设擦除电压高于所述第一预设擦除电压，所述第一预设次数大于等于2；采用所述第二预设擦除电压对所述存储单元进行一次或多次高压擦除。

可选的，所述设置擦除电压为第一预设擦除电压，并且采用所述第一预设擦除电压对存储单元进行擦除操作包括：采用所述存储单元的内置修调电路将所述擦除电压调节为所述第一预设擦除电压，并且向所述存储单元的控制栅极施加所述第一预设擦除电压以完成擦除操作。

可选的，所述检验所述存储单元的擦除状态包括：向所述存储单元的漏极施加读取电压，并测量所述存储单元从源极至漏极的电流值；如果所述电流值大于预设电流阈值，则所述存储单元的擦除状态为擦除成功；如果所述电流值小于预设电流阈值，则所述存储单元的擦除状态为擦除失败。

可选的，调节所述擦除电压至第二预设擦除电压包括：采用所述存储单元的内置修调电路将所述擦除电压调节至第二预设擦除电压。

可选的，采用所述第二预设擦除电压对所述存储单元进行一次或多次高压擦除包括：采用所述第二预设擦除电压对所述存储单元进行一次或多次高压擦除时，擦除时长等于标准擦除时长，所述标准擦除时长为采用所述第一预设擦除电压进行擦除操作时的擦除时长。

可选的，采用所述第二预设擦除电压对所述存储单元进行一次或多次高压擦除包括：采用所述第二预设擦除电压对所述存储单元进行一次或多次高压擦除时，擦除时长大于标准擦除时长，所述标准擦除时长为采用所述第一预设擦除电压进行擦除操作时的擦除时长。

可选的，所述闪存的擦除方法还包括：在每次高压擦除操作完成后，检验所述存储单元的高压擦除状态；如果高压擦除失败的次数达到第二预设次数，则停止擦除。

可选的，后一次的高压擦除的擦除时长大于等于前一次高压擦除的擦除时长。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明实施例提供一种闪存的擦除方法，包括以下步骤：设置擦除电压为第一预设擦除电压，并且采用所述第一预设擦除电压对所述闪存的存储单元进行擦除操作；在每次完成所述擦除操作后，检验所述存储单元的擦除结果，如果所述擦除结果为擦除失败，则重复采用所述第一预设擦除电压对所述闪存的存储单元进行擦除操作；如果擦除失败的次数达到第一预设次数，则调节所述擦除电压至第二预设擦除电压，所述第二预设擦除电压高于所述第一预设擦除电压，所述第一预设次数大于等于2；采用所述第二预设擦除电压对所述存储单元进行一次或多次高压擦除。在本发明实施例中，采用相同的擦除电压对闪存的存储单元进行擦除操作，在擦除失败多次时，才对擦除电压进行调节，与现有技术相比，可以减少调节擦除电压的次数，从而减少擦除操作的耗时，并且通过高压擦除获得与逐次增大擦除电压的方法相近的擦除成功率。

进一步，当对闪存的存储单元进行高压擦除时，可以采用标准擦除时长作为高压擦除时长，还可以采用大于标准擦除时长的擦除时长作为高压擦除时长，还可以采用后一次的高压擦除的擦除时长大于等于前一次高压擦除的擦除时长，从而通过采用不同的高压擦除时间获得不同程度的擦除操作成功率；更进一步地，当延长高压擦除的擦除时间时，由于延长的擦除时间远短于调节擦除电压的耗时，本发明实施例可以通过更短的耗时获得与逐次增大擦除电压的方法相近的擦除效果。

附图说明

图1是本发明实施例中的一种闪存的擦除方法的流程图；

图2是本发明实施例中一种闪存在擦除过程中的剖面结构示意图；

图3是本发明实施例中一种闪存在读取过程中的剖面结构示意图；

图4是本发明实施例中的另一种闪存的擦除方法的流程图。

具体实施方式

如前所述，在现有技术中，对闪存的存储单元上的信息进行擦除时，为了保证擦除操作的成功率，通常采用逐次增大的擦除电压进行重复擦除。但是，与擦除操作的步骤和检验擦除状态的步骤消耗的时间相比，调节擦除电压的步骤耗时非常长(相差2至3个数量级)，采用逐次增大的擦除电压会延长擦除操作的耗时。

具体而言，闪存以块为单位进行擦除操作，对每个扇区存储单元进行擦除需要4ms左右，计算至每个存储单元，则擦除耗时更少。进一步地，对每个存储单元检验擦除状态仅需要200ns左右，但是调节一次擦除电压通常需要2s左右，在时间单位的数量级上存在明显差别。

本发明的发明人经过研究发现，问题的关键在于提高擦除操作的成功率的方法不仅仅是增大擦除电压，采用相同的擦除电压对闪存的存储单元进行多次擦除操作也可以提高擦除操作的成功率，而与调节擦除电压的耗时相比，在保持擦除电压不变的情况下进行多次擦除操作，耗时明显减少。

本发明实施例提供一种闪存的擦除方法，包括以下步骤：设置擦除电压为第一预设擦除电压，并且采用所述第一预设擦除电压对所述闪存的存储单元进行擦除操作；在每次完成所述擦除操作后，检验所述存储单元的擦除结果，如果所述擦除结果为擦除失败，则重复采用所述第一预设擦除电压对所述闪存的存储单元进行擦除操作；如果擦除失败的次数达到第一预设次数，则调节所述擦除电压至第二预设擦除电压，所述第二预设擦除电压高于所述第一预设擦除电压，所述第一预设次数大于等于2；采用所述第二预设擦除电压对所述存储单元进行一次或多次高压擦除。在本发明实施例中，采用相同的擦除电压对闪存的存储单元进行擦除操作，如果擦除失败多次，才对擦除电压进行调节，与现有技术相比，可以减少调节擦除电压的次数，从而减少擦除操作的耗时，并且通过高压擦除获得与逐次增大擦除电压的方法相近的擦除成功率。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参照图1，图1是本发明实施例中的一种闪存的擦除方法的流程图。所述闪存的擦除方法可以包括步骤S11至步骤S14：

步骤S11：设置擦除电压为第一预设擦除电压，并且采用所述第一预设擦除电压对所述闪存的存储单元进行擦除操作。

步骤S12：在每次完成所述擦除操作后，检验所述存储单元的擦除结果，如果所述擦除结果为擦除失败，则重复采用所述第一预设擦除电压对所述闪存的存储单元进行擦除操作。

步骤S13：如果擦除失败的次数达到第一预设次数，则调节所述擦除电压至第二预设擦除电压，所述第二预设擦除电压高于所述第一预设擦除电压，所述第一预设次数大于等于2。

步骤S14：采用所述第二预设擦除电压对所述存储单元进行一次或多次高压擦除。

在步骤S11的具体实施中，通常采用所述存储单元的内置修调电路将所述擦除电压调节为所述第一预设擦除电压。

具体地，通常采用金属熔丝或多晶硅熔丝或齐纳二极管构成所述修调电路，以根据实际需要调节输出电压。

进一步地，向所述存储单元的控制栅极施加所述第一预设擦除电压以完成擦除操作。

参照图2，图2是本发明实施例中一种闪存在擦除过程中的剖面结构示意图。

闪存的存储单元可以视为一个金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)，可以包括控制栅极(Control Gate，CG)211、浮栅(Floating Gate，FG)212、氧化层(Tunnel OX)220、源极(Source)231、漏极(Drain)230和半导体衬底(Substrate)232。其中，控制栅极211为存储单元的字线(Word Line，WL)241，漏极230连接至存储单元的位线(Bit Line，BL)242。

以一种或非闪存(NOR Flash)的存储单元的擦除过程为例，电子电荷的运动方向如箭头方向。具体而言，对所述存储单元进行擦除操作时，可以控制漏极230、源极231和半导体衬底232接地，在控制栅极211上施加正电压，以作为擦除电压。基于所述擦除电压，可以在控制栅极211和浮栅212之间生成较强的电场，特别是在浮栅212的尖端处，由于尖端效应而使所述电场强度更强，产生隧穿(Fowler-Nordheim Tunneling)电流，使电子电荷沿图2示出的箭头方向从浮栅212运动至控制栅极211，从而使浮栅212变成正电位，实现对所述存储单元的擦除。

可以理解的是，加至所述控制栅极211上的擦除电压不能过低，否则在控制栅极211和浮栅212之间产生的电场过弱，无法促使足够的电子电荷运动至控制栅极211，达到擦除成功的目的；加至所述控制栅极211上的擦除电压不能过高，否则容易导致闪存及其存储单元产生损伤。作为一个非限制性的例子，加至所述控制栅极211上的电压可以为11V～13V，优选为11.8V～12.4V。

其中，所述半导体衬底232可以是P型阱，以形成NMOS管，也可以是N型阱，以形成PMOS管。

通过上述对擦除过程的分析可知，提高擦除操作的成功率的方法不仅仅是增大擦除电压，采用相同的擦除电压对所述存储单元进行多次擦除操作也可以通过多次产生的隧穿电流，使更多的电子电荷从浮栅212运动至控制栅极211，从而提高擦除操作的成功率。与调节擦除电压的耗时相比，在保持擦除电压不变的情况下进行多次擦除操作，耗时明显减少。

进一步地，通过上述对擦除过程的分析可知，延长擦除操作的时间也可以使更多的电子电荷从浮栅212运动至控制栅极211，提高擦除操作的成功率，作为非限制性的例子，延长擦除操作的时间可以以毫秒(ms)为单位进行延长，例如从1ms的擦除时间延长至2ms或3ms，与调节擦除电压的耗时相比，可以通过较短的耗时获得相近的擦除效果。

继续参照图1，在步骤S12的具体实施中，在每次完成所述擦除操作后，检验所述存储单元的擦除结果。

具体地，可以通过向所述存储单元的漏极施加读取电压，并测量所述存储单元从源极至漏极的电流值，以检验所述存储单元的擦除结果。

图3是本发明实施例中一种闪存在读取过程中的剖面结构示意图，在读取过程中，读取电流的运动方向如箭头方向。

如图3所示，所述闪存的存储单元可以包括控制栅极311、浮栅312、氧化层320、源极331、漏极330和半导体衬底332。其中，控制栅极311为存储单元的字线341，漏极330连接至存储单元的位线342。

进一步地，以一种NOR Flash的存储单元的读取过程为例，对闪存的存储单元进行读取操作时，可以控制源极331和半导体衬底332接地，在控制栅极311施加正电压，在漏极330施加正电压，作为读取电压。基于所述读取电压，可以在漏极330和源极331之间产生如图2示出的箭头方向的电流，进而基于所述读取电流的大小，判断擦除状态为擦除成功或擦除失败。

具体而言，如果读取电流较大，例如大于预设电流阈值，则可以判断为擦除成功；如果读取电流较小，例如小于预设电流阈值，则可以判断为擦除失败。这是因为，当浮栅312中无电子电荷时，则对控制栅极311施加较低的正电压，就能使衬底332中氧化层320界面处感应出大量电子，以形成导电沟道，使得在同样读取电压下测得的读取电流较大；当浮栅312中有电子电荷时，由于电子电荷与控制栅极311上的正电压有抵消作用，导致衬底332中氧化层320界面处感应出的电子较少，无法形成导电沟道，使得在同样读取电压下测得的读取电流较小。

在具体实施中，可以将读取电流大于预设电流阈值的情况，判断为读1，将读取电流小于预设电流阈值的情况，判断为读0。

可以理解的是，加至所述控制栅极311上的电压不能过低，否则无法使衬底332中氧化层320界面处感应出电子，达到读取较大电流值的目的；加至所述控制栅极311上的电压不能过高，否则即使浮栅312中有电子电荷，也将使衬底332中氧化层320界面处感应出大量电子，导致无法正确判断读取电流的大小。作为一个非限制性的例子，加至所述控制栅极311上的电压可以为电源电压(Vdd)，例如2V～3V，优选为2.6V～2.7V。

在漏极330施加的读取电压不能过低，否则无法生成可以测得的读取电流；在漏极330施加的读取电压不能过高，否则无论浮栅312中有无电子电荷，都将因读取电流过大而影响判断。作为一个非限制性的例子，在漏极330施加的读取电压可以为0.5V～2V，优选为1V。

继续参照图1，在步骤S12的具体实施中，如果所述擦除结果为擦除失败，则重复采用所述第一预设擦除电压对所述闪存的存储单元进行擦除操作。

在步骤S13的具体实施中，如果擦除失败的次数达到第一预设次数，则调节所述擦除电压至第二预设擦除电压，所述第二预设擦除电压高于所述第一预设擦除电压，所述第一预设次数大于等于2。

具体地，可以采用所述存储单元的内置修调电路将所述擦除电压调节至第二预设擦除电压。例如采用金属熔丝或多晶硅熔丝或齐纳二极管构成所述修调电路，以根据实际需要调节输出电压。

当擦除失败多次时，本发明实施例将对擦除电压进行调节，

可以理解的是，擦除失败的次数不能设置的过少，否则会由于尝试次数过少而导致过多闪存的存储单元被无效，擦除失败的次数不能设置的过多，否则会占用过多擦除操作的时间。作为一个非限制性的例子，所述擦除失败的次数可以设置为5次。

第二预设擦除电压不能设置的过高，否则容易导致闪存及其存储单元产生损伤，第二预设擦除电压不能设置的过低，否则在采用第一预设擦除电压擦除失败的情况下，采用较低的第二预设电压仍然容易发生擦除失败。作为一个非限制性的例子，所述第二预设擦除电压可以设置为比第一预设擦除电压高0.6V。

在步骤S14的具体实施中，采用所述第二预设擦除电压对所述存储单元进行一次或多次高压擦除。

具体地，采用所述第二预设擦除电压对所述存储单元进行一次或多次高压擦除时，擦除时长等于标准擦除时长，所述标准擦除时长为采用所述第一预设擦除电压进行擦除操作时的擦除时长。

其中，擦除时长可以以毫秒为单位，例如采用所述第一预设擦除电压进行擦除操作时的擦除时长可以设置为1ms、2ms或更长，则可以设置采用所述第二预设擦除电压进行擦除操作时的擦除时长与其相同。

进一步地，采用所述第二预设擦除电压对所述存储单元进行一次或多次高压擦除时，擦除时长大于标准擦除时长，所述标准擦除时长为采用所述第一预设擦除电压进行擦除操作时的擦除时长

其中，擦除时长可以以毫秒为单位，例如采用所述第一预设擦除电压进行擦除操作时的擦除时长可以设置为1ms，则可以设置采用所述第二预设擦除电压进行擦除操作时的擦除时长大于1ms，例如设置为2ms或更长时间。

在本发明实施例中，采用相同的擦除电压对闪存的存储单元进行擦除操作，如果擦除失败多次，才对擦除电压进行调节，与现有技术相比，可以减少调节擦除电压的次数，从而减少擦除操作的耗时，并且通过高压擦除获得与逐次增大擦除电压的方法相近的擦除成功率。

参照图4，图4是本发明实施例中的另一种闪存的擦除方法的流程图。所述另一种闪存的擦除方法可以包括步骤S401至S410。

步骤S401：采用第一预设擦除电压对所述闪存的存储单元进行擦除操作。

步骤S402：检验所述存储单元的擦除结果。

步骤S403：判断是否擦除结果为擦除成功。当判断结果为是时，可以结束擦除；反之，执行步骤S404。

步骤S404：判断是否擦除失败的次数达到第一预设次数。当判断结果为是时，可以执行步骤S405；反之，则返回执行步骤S401。

步骤S405：调节所述擦除电压至第二预设擦除电压。

有关步骤S401至步骤S405的其它描述，请参照图1中的步骤S11至步骤S13的描述进行执行，此处不再赘述。

步骤S406：采用第二预设擦除电压对存储单元进行高压擦除。

在具体实施中，可以在每次完成所述高压擦除操作后，检验所述存储单元的擦除结果，如果所述擦除结果为擦除失败，则重复采用所述第二预设擦除电压对所述闪存的存储单元进行高压擦除操作。

进一步地，在重复采用所述第二预设擦除电压对所述闪存的存储单元进行高压擦除操作的过程中，后一次的高压擦除的擦除时长可以大于或者等于前一次高压擦除的擦除时长。当后一次的高压擦除的擦除时长大于前一次高压擦除的擦除时长时，可以通过延长擦除操作的时间使更多的电子电荷从浮栅运动至控制栅极，提高擦除操作的成功率。

步骤S407：检验所述存储单元的高压擦除状态。

步骤S408：判断是否高压擦除结果为擦除成功。当判断结果为是时，可以结束擦除；反之，执行步骤S409。

有关步骤S407至步骤S408的减压存储单元的高压擦除状态的其它描述，请参照图1示出的检验存储单元的擦除状态的方法描述进行执行，此处不再赘述。

步骤S409：判断是否高压擦除失败的次数达到第二预设次数。当判断结果为是时，可以执行步骤S410；反之，则返回执行步骤S406。

步骤S410：停止擦除。

当高压擦除失败的次数达到第二预设次数时，可以停止擦除，以避免消耗过多资源。

可以理解的是，高压擦除失败的次数不能设置的过少，否则会由于尝试次数过少而导致过多闪存的存储单元被无效，高压擦除失败的次数不能设置的过多，否则会占用过多高压擦除操作的时间。作为一个非限制性的例子，所述高压擦除失败的次数可以设置为1次或2次。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。