基于SRAM的随机地址数据擦除保护电路的制作方法

本发明涉及静态随机存取存储器SRAM(Static Random Access Memory)，即静态随机存取存储器的安全存储,当检测到芯片受到攻击时电路可以随机消除SRAM中数据，使得数据恢复难度增加，属于信息安全技术领域。具体讲,涉及基于SRAM的随机地址数据擦除保护电路。

背景技术：

20世纪90年代以来，信息技术以前所未有的速度迅速发展，信息产业蓬勃向上，可以说经济社会的各个领域都离不开信息技术。进入21世纪以后，大量的信息存储、传播和交流已经完全地改变了我们的生产生活方式。然而，信息技术在迅速发展的同时，却带来了很多信息安全问题。当今社会发展越来越依赖于信息，信息安全不仅和我们个人的隐私密切相关，更对公司机密乃至国家安全有着重要影响。

存储器广泛用于存储密钥等，是安全系统的重要组成部分。存储器包括随机存取存储器、只读存储器和闪存等。在这其中，SRAM被大量使用。SRAM是一种具有静止功能的内存，不需要刷新电路就能保存它内部存储的数据。SRAM不像DRAM(动态随机存取存储器)内存那样需要刷新电路，每隔一段时间DRAM要刷新充电一次，否则内部数据即会消失，因此SRAM具有较高性能，功耗较小。由于其自身的低功耗和高速度的优势而成为半导体存储器中不可或缺的一类重要产品。SRAM存储器现在广泛应用于数据存储，因此易于成为被攻击的对象。

本发明所设计的电路实现的功能是检测芯片受到攻击时发出的报警信号，接收到高电平表示芯片受到攻击需要销毁SRAM数据，接收到低电平则表示未受到攻击。当检测高电平超过128个周期才认为高电平有效，不仅实现检测报警信号中消除毛刺的影响，而且销毁电路。当检测到芯片受到攻击时将产生伪随机地址和伪随机数据对SRAM进行数据销毁，因为产生的地址和数据具有随机性，增加了数据恢复的难度。

伪随机序列是一种可以预先确定并可以重复地产生和复制,又具有随机统计特性的二进制码序列。在当今社会,伪随机信号在通信、导航、雷达和保密通信、通信系统性能的测量等领域中有着广泛的应用。m序列作为伪随机序列中的一种，有着广泛应用，本发明中销毁数据时的随机地址和随机数据即通过m序列产生。

参考文献

1.王会华,李宝平.m序列发生器的设计与实现[J].北京电子科技学院学报,2007,15(2):58-61.

2.徐敏.抗物理攻击安全芯片关键技术研究[D].天津大学,2012.

3.刘文娟.基于安全存储的抗攻击关键技术研究[D].天津大学,2014.

4.Liu C,Zhao P,Bian K,et al.The detection of physical attacks against iBeacon transmitters[C]//Ieee/acm,International Symposium on Quality of Service.2016。

技术实现要素：

为克服现有技术的不足，本发明旨在提出一种针对SRAM的数据销毁电路，通过短时间内破坏数据文件的完整性，使得芯片受到攻击时能够有效地销毁数据，确保原文件无法恢复，保证存储器芯片数据安全。本发明采用的技术方案是，基于SRAM的随机地址数据擦除保护电路，包括静态随机存取存储器SRAM、最长线性反馈移位寄存器序列简称m序列、计数器构成，SRAM引脚包括写使能WEN、芯片片选使能CEN、芯片输出使能OEN、地址输入A、数据输入D和数据输出Q，复位之后SRAM开始执行正常功能，外输入clk为销毁电路的时钟，当销毁使能信号有效时，所述计数器开始计数，如果检测到销毁使能信号有效电平持续时间高于若干个时钟周期，表明销毁信号有效，以此来防止毛刺的干扰，此时所述CEN、OEN、WEN变为低电平以保证能对SRAM进行写操作，并且地址信号和数据信号根据m序列产生地址，当所有地址都销毁完成后会输出信号表示销毁完成。

m序列是由带线性反馈的移位寄存器产生的周期最长的一种序列，利用n级移位D触发器产生.产生的最长周期为2ⁿ-1，除第一级以外,之后每一级触发器输入都是前一级的输出,即第二级的的输入为第一级的输出，以此类推，而第一级输入由每一级输出中任意选择项异或构成。

一个具体实例中，SRAM地址位宽为13位，需要13个D触发器产生m序列的输出地址，同时为了保证将所有地址遍历，第一级寄存器的输入由第九、第十、第十二、第十三级输出Q9、Q10、Q12、Q13异或形成，Q1至Q13这13bit数作为输出的13bit地址，由于SRAM数据地址为32bit，所以需要32个D触发器产生m序列的输出数据。

本发明的特点及有益效果是：

本发明适用于SRAM存储器受到攻击时的数据快速随机擦除过程，并具有防止毛刺干扰的功能，以达到随机破坏数据的完整性，防止数据被有效恢复，从而保障了存储器的数据安全。

附图说明：

图1整体电路图。

图2 SRAM电路图。

图3 m序列原理图。

图4电路仿真图。

图5电路仿真图。

图6 SRAM输入数据地址变化图。

具体实施方式

本发明所设计的电路由自动检测模块和信息销毁模块两部分组成，具体的结构图如图1，本发明所设计的电路实现的第一个功能是检测芯片受到攻击时发出的报警信号，使能销毁电路。当销毁电路检测到使能信号时，表明芯片受到攻击，为了防止使能信号出现毛刺而使销毁操作错误开启，检测到使能信号变高之后，销毁电路开始计数，当记满128个周期之后认为确实是要进行销毁操作，之后电路开始第二个功能即产生随机地址和随机数据来销毁SRAM中数据。

本发明所使用的SRAM如图2所示，其大小为32KB，位宽为32bit。所用的单端口同步SRAM为经过高性能优化的。存储器利用了中芯国际的0.18微米CMOS工艺。存储阵列由六个晶体管单元的全静态电路组成。其引脚包括写使能(WEN)、芯片片选使能CEN、芯片输出使能OEN、地址输入(A)、数据输入(D)和数据输出(Q)。所有同步输出被时钟信号的上升沿锁存。当CEN低并且WEN为高时，存储器进行读操作。当CEN和WEN都为低时D将被写入存储器，同时它会出现在输出Q。当CEN为高时存储器被取消选中，被迫进入低功耗待机模式。存储的数据被完全保留，但对于数据读取或写入被禁止，现有的数据输出继续推动其上一次的值。当OEN有效值(低电平)时Q输出的值的数据是有效的。当OEN为无效(高电平)时，Q输出的值的数据为无驱动(高组态Z)。

由上可知，开始销毁时要将SRAM的CEN、WEN和OEN变为低电平，这时才能开始写操作，而存储器输入地址和写入数据采用m序列来生成伪随机数。m序列是最长线性反馈移位寄存器序列的简称，它是由带线性反馈的移位寄存器产生的周期最长的一种序列。m序列可以利用n级移位D触发器产生.可能产生的最长周期为(2ⁿ-1)。其原理如图3所示,除第一级D1以外,之后每一级触发器输入都是前一级的输出,即D2的输入为D1的输出Q1，以此类推，而第一个D1输入由每一级输出Q中任意选择项异或构成。

由于本发明所用SRAM地址位宽为13位，所以需要13个D触发器产生m序列的输出地址，同时为了保证将所有地址遍历，第一级寄存器的输入由第九、第十、第十二、第十三级输出Q9、Q10、Q12、Q13异或形成，在图3中Q1至Q13这13bit数作为输出的13bit地址。由于SRAM数据地址为32bit，所以需要32个D触发器产生m序列的输出数据。

销毁模块rst信号用于复位，复位之后开始执行正常功能，clk为销毁电路的时钟。销毁信号检测输入的销毁使能信号，当使能信号变高之后，销毁电路中的计数器开始计数，如果检测到erase_en高电平持续时间高于128个时钟周期，表明销毁信号有效，以此来防止毛刺的干扰，此时销毁电路的CEN、OEN、WEN变为低电平以保证能对SRAM进行写操作，并且地址信号addr[12：0]和数据信号data[31：0]根据m序列产生地址，当销毁电路检测到将所有地址都销毁完成后会使erase_end信号变高，表示销毁完成。

电路仿真图如图4和图5所示，图4中使能信号过短，所以销毁电路将不会进行销毁，可以看出SRAM地址和数据不发生变化。图5中使能信号足够长，销毁电路开始销毁，可以看到SRAM的地址输入端都在变化。SRAM输入端具体地址数据变化如图6所示，图6是图5销毁操作刚开始时的局部放大图，从图中可以看出其符合m序列。在数据擦除中，通过对随机地址进行随机数据的复写，使得SRAM中数据无法完整恢复，达到保证存储器数据安全的作用。

本发明从信息安全出发，设计了一款在接收到芯片受到攻击需要销毁SRAM存储器数据时能对SRAM进行随机地址数据擦除的电路。该电路接收销毁使能信号，销毁使能信号持续有效一定时间后开始利用m序列产生随机地址和数据销毁SRAM数据。本发明的保护范围并不以上述实施方式为限，本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入保护范围。