1.一种基于SRAM的随机地址数据擦除保护电路，其特征是，包括静态随机存取存储器SRAM、最长线性反馈移位寄存器序列简称m序列、计数器构成，SRAM引脚包括写使能WEN、芯片片选使能CEN、芯片输出使能OEN、地址输入A、数据输入D和数据输出Q，复位之后SRAM开始执行正常功能，外输入clk为销毁电路的时钟，当销毁使能信号有效时，所述计数器开始计数，如果检测到销毁使能信号有效电平持续时间高于若干个时钟周期，表明销毁信号有效，以此来防止毛刺的干扰，此时所述CEN、OEN、WEN变为低电平以保证能对SRAM进行写操作，并且地址信号和数据信号根据m序列产生地址，当所有地址都销毁完成后会输出信号表示销毁完成。
2.如权利要求1所述的基于SRAM的随机地址数据擦除保护电路，其特征是，m序列是由带线性反馈的移位寄存器产生的周期最长的一种序列，利用n级移位D触发器产生.产生的最长周期为2n-1，除第一级以外,之后每一级触发器输入都是前一级的输出,即第二级的的输入为第一级的输出，以此类推，而第一级输入由每一级输出中任意选择项异或构成。
3.如权利要求1所述的基于SRAM的随机地址数据擦除保护电路，其特征是，一个具体实例中，SRAM地址位宽为13位，需要13个D触发器产生m序列的输出地址，同时为了保证将所有地址遍历，第一级寄存器的输入由第九、第十、第十二、第十三级输出Q9、Q10、Q12、Q13异或形成，Q1至Q13这13bit数作为输出的13bit地址，由于SRAM数据地址为32bit，所以需要32个D触发器产生m序列的输出数据。