1.一种存储器的驱动电路,其特征在于,包括:
第一驱动单元,连接于输入输出数据信号线的近端,用于从所述输入输出数据信号线的近端驱动存储器;以及
第二驱动单元,连接于所述输入输出数据信号线的远端,用于从所述输入输出数据信号线的远端驱动所述存储器。
2.根据权利要求1所述的驱动电路,其特征在于,所述输入输出数据信号线包括:
第一输入输出数据信号线,用于传输第一输入输出数据信号;以及
第二输入输出数据信号线,用于传输第二输入输出数据信号,其中,所述第一输入输出数据信号和所述第二输入输出数据信号为差分信号对;
所述第二驱动单元包括:
灵敏放大器,连接于所述第一输入输出数据信号线的远端和所述第二输入输出数据信号线的远端,用于分别将所述第一输入输出数据信号和所述第二输入输出数据信号放大;以及
反馈增强电路,连接于所述灵敏放大器的输出端,用于根据放大后的第一输入输出数据信号将所述第一输入输出数据信号线的远端拉高至输出电源电压或拉低至接地电压,以及用于根据放大后的第二输入输出数据信号将所述第二输入输出数据信号线的远端拉高至电源电压或拉低至接地电压,以驱动所述存储器。
3.根据权利要求2所述的驱动电路,其特征在于,所述第二驱动单元还包括预置电路,连接于所述灵敏放大器和所述反馈增强电路之间,用于使所述灵敏放大器在工作前处于平衡状态。
4.根据权利要求2所述的驱动电路,其特征在于,所述第二驱动单元还包括复位置位锁存器,连接于所述灵敏放大器和所述反馈增强电路之间,用于锁存放大后的第一输入输出数据信号和放大后的第二输入输出数据信号。
5.根据权利要求4所述的驱动电路,其特征在于,所述反馈增强电路包括:
第一反馈增强子电路,连接于所述复位置位锁存器和所述第一输入输出数据信号线的远端之间,用于根据所述复位置位锁存器的输出将所述第一输入输出数据信号线的远端拉高至电源电压或拉低至接地电压;以及
第二反馈增强子电路,连接于所述复位置位锁存器和所述第二输入输出数据信号线的远端之间,用于根据所述复位置位锁存器的输出将所述第二输入输出数据信号线的远端拉高至电源电压或拉低至接地电压。
6.根据权利要求2所述的驱动电路,其特征在于,所述灵敏放大器包括交叉耦合放大器,连接于所述第一输入输出数据信号线的远端和所述第二输入输出数据信号线的远端,用于分别将所述第一输入输出数据信号和所述第二输入输出数据信号交叉耦合放大。
7.根据权利要求6所述的驱动电路,其特征在于,所述灵敏放大器还包括:
第一晶体管,所述第一晶体管的栅极连接于所述第一输入输出数据信号线的远端,所述第一晶体管的源极连接于所述交叉耦合放大器;以及
第二晶体管,所述第二晶体管的栅极连接于所述第二输入输出数据信号线的远端,所述第二晶体管的源极连接于所述交叉耦合放大器;
其中,所述第一晶体管的漏极与所述第二晶体管的漏极连接在一起,当所述第一晶体管和所述第二晶体管导通时,所述第一晶体管、所述交叉耦合放大器和所述第二晶体管形成回路。
8.根据权利要求7所述的驱动电路,其特征在于,所述第一晶体管的漏极通过第一反相器连接于放大使能信号,用于使所述第一晶体管的漏极和所述第二晶体管的漏极输入与所述放大使能信号反相的电平信号。
9.根据权利要求1所述的驱动电路,其特征在于,所述第二驱动单元包括:
第一放大反馈电路,连接于所述输入输出数据信号线的远端,用于在所述输入输出数据信号线的远端输出高电平时,将所述输入输出数据信号线的远端拉高至电源电压;以及
第二放大反馈电路,连接于所述输入输出数据信号线的远端,用于在所述输入输出数据信号线的远端输出低电平时,将所述输入输出数据信号线的远端拉低至接地电压。
10.根据权利要求9所述的驱动电路,其特征在于,所述第一放大反馈电路包括:
逻辑与非门,具有两个输入端,分别连接于所述输入输出数据信号线的远端和放大使能信号,以及
PMOS晶体管,所述PMOS晶体管的栅极连接于所述逻辑与非门的输出端,所述PMOS晶体管的源极连接于电源电压,所述PMOS晶体管的漏极连接于所述输入输出数据信号线的远端。
11.根据权利要求10所述的驱动电路,其特征在于,所述第二放大反馈电路包括:
第二反相器,连接于所述放大使能信号;
逻辑或非门,包括两个输入端,分别连接于所述输入输出数据信号线的远端和所述第二反相器的输出端,以及
NMOS晶体管,所述NMOS晶体管的栅极连接于所述逻辑或非门的输出端,所述NMOS晶体管的源极接地,所述NMOS晶体管的漏极连接于所述输入输出数据信号线的远端。
12.一种存储器,其特征在于,包括权利要求1所述的驱动电路。