本公开的方案可以涉及电子装置，并且更具体地，可以涉及半导体存储装置及其操作方法。
背景技术：
存储装置可以被形成为将串相对于半导体基板水平布置的二维结构，或者可以被形成为将串相对于半导体基板垂直布置的三维结构。三维半导体装置是为了克服二维半导体装置中的集成度的限制而设计的存储装置，并且可以包括垂直堆叠在半导体基板上的多个存储单元。技术实现要素：根据本公开的一方面，可以提供一种半导体存储装置。该半导体存储装置可以包括包含多个存储块的存储单元阵列。该半导体存储装置可以包括配置为从存储单元阵列读取数据的读写电路。该半导体存储装置可以包括配置为控制读写电路对存储单元阵列执行读取操作的控制逻辑。控制逻辑可以被配置为通过根据连接至存储块的字线的位置施加选通信号(strobesignal)的不同激活时间来执行读取操作。根据本公开的一方面，可以提供一种操作半导体存储装置的方法。该方法可以包括将联接至半导体存储装置的存储块的多个字线分组为多个字线组。该方法可以包括根据温度来确定针对每个字线组的选通信号的激活时间。该方法可以包括将所确定的选通信号的激活时间存储在半导体存储装置的查找表中。根据本公开的一方面，可以提供一种操作半导体存储装置的方法。该方法可以包括接收读取命令和地址。该方法可以包括接收半导体存储装置的温度测量结果。该方法可以包括参照查找表并基于温度测量结果和与地址对应的字线的位置来确定选通信号的激活时间。该方法可以包括基于所确定的选通信号的激活时间来执行读取操作。根据本公开的一方面，可以提供一种半导体存储装置。该半导体存储装置可以包括联接在字线与位线之间的多个存储单元。该半导体存储装置可以包括分别联接至位线的多个页缓冲器，每个页缓冲器被配置为接收选通信号以在读取操作中从存储单元读取数据。该半导体存储装置可以包括控制逻辑，所述控制逻辑被配置为基于联接至存储单元以从其读取数据的字线的位置和温度测量结果来确定选通信号的激活时间的持续时间。根据本公开的一方面，可以提供一种半导体存储装置。该半导体存储装置可以通过读取和写入(读取/写入)电路来联接至位线并通过地址解码器来联接至字线的控制逻辑。所述控制逻辑可以被配置为基于包括字线在内的组以及与选通信号的激活时间的持续时间相关联的温度范围来确定用于读写电路的选通信号的激活时间的持续时间。根据本公开的一方面，可以提供一种半导体存储装置。该半导体存储装置可以包括联接在字线与位线之间的多个存储单元。该半导体存储装置可以包括分别联接至位线的多个页缓冲器，每个页缓冲器被配置为接收选通信号以在读取操作中从存储单元读取数据。该半导体存储装置可以包括控制逻辑，所述控制逻辑被配置为基于包括字线在内的组以及温度范围来确定选通信号的激活时间的持续时间，所述字线联接至要由页缓冲器从其读取数据的存储装置。附图说明图1是例示根据本公开的实施方式的半导体存储装置的框图。图2是例示图1中的控制逻辑的框图。图3是例示根据实施方式的示例的页缓冲器的电路图。图4是例示根据实施方式的示例的页缓冲器的操作的时序图。图5是例示根据本公开的实施方式的对多个字线进行分组并施加不同的选通信号的方法的示图。图6是例示基于图5中的分组结果的施加到多个字线中的每一组的选通信号的示图。图7是例示根据本公开的实施方式的对多个字线进行分组并施加不同的选通信号的方法的示图。图8是例示基于图7中的分组结果的施加到多个字线中的每一组的选通信号的示图。图9是例示根据本公开的实施方式的对多个字线进行分组并施加不同的选通信号的方法的示图。图10是例示根据本公开的实施方式的半导体存储装置的操作方法的流程图。图11是例示在查找表中存储图10中的选通信号的激活时间(activationtime)的步骤的流程图。图12是例示参照图10中的查找表来执行半导体存储装置的读取操作的步骤的流程图。图13是例示包括图1中的半导体存储装置的存储系统的框图。图14是例示图13中的存储系统的应用示例的框图。图15是例示包括参照图14描述的存储系统的计算系统的框图。具体实施方式以下，将参照附图来详细描述本公开的实施方式的示例。相同的附图标记用于表示与其它附图中例示的元件相同的元件。在以下描述中，可以仅描述理解根据实施方式的示例的操作所必需的部分，并且可以省略其它部分的描述，以免使实施方式的重要构思模糊不清。在附图中，为了说明清楚，可以夸大尺寸。将理解的是，当元件被称为“位于”两个元件“之间”时，它可以是这两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。相同的附图标记始终指代相同的元件。实施方式可以提供具有改进可靠性的半导体存储装置。实施方式可以提供具有改进可靠性的半导体存储装置的操作方法。图1是例示根据本公开的实施方式的半导体存储装置100的框图。参照图1，半导体存储装置100包括存储单元阵列110、地址解码器120、读取和写入(读取/写入)电路130、控制逻辑140、电压发生器150、输入和输出(输入/输出)缓冲器160和温度测量单元170。存储单元阵列110包括多个存储块blk1至blkz。多个存储块blk1至blkz通过字线wl来联接至地址解码器120。尽管图1中未例示，但是诸如漏极选择线dsl、公共源极线csl和源极选择线ssl等这样的其它行线rl也可以联接至多个存储块blk1至blkz和地址解码器120。多个存储块blk1至blkz通过位线bl1至blm来联接至读写电路130。多个存储块blk1至blkz中的每一个均包括多个存储单元。在实施方式中，多个存储单元是非易失性存储单元。在实施方式中，多个存储单元可以是以二维布置来设置的存储单元。在这种情况下，多个存储块blk1至blkz包括以二维布置来设置的存储单元。在另一实施方式中，多个存储单元可以是以三维布置来设置的存储单元。在这种情况下，多个存储块blk1至blkz包括以三维布置来设置的存储单元。地址解码器120通过字线wl来联接至多个存储块blk1到blkz。地址解码器120被配置为响应于控制逻辑140的控制而进行操作。由控制逻辑140在编程操作中接收的地址addr包括块地址badd和行地址radd。地址解码器120通过控制逻辑140来接收块地址badd和行地址radd。地址解码器120被配置为在控制逻辑接收到地址addr之后解码从控制逻辑140接收的块地址badd。地址解码器120根据所解码的块地址badd来从多个存储块blk1至blkz中选择一个存储块。地址解码器120被配置为在控制逻辑接收到地址addr之后解码从控制逻辑140接收的行地址radd。地址解码器120被配置为根据所解码的行地址来选择已选存储块的一个本地字线。例如，地址解码器120将从电压发生器150接收的编程电压或读取电压施加到已选本地字线，并将从电压发生器150接收的编程通过电压或读取通过电压施加到未选本地字线。电压发生器150响应于控制逻辑140的控制而进行操作。电压发生器150通过使用从外部提供的电源电压(以下，称为外部电源电压)来生成内部电源电压。例如，电压发生器150通过调节外部电源电压来生成内部电源电压。所生成的内部电源电压可以用作地址解码器120、读写电路130、控制逻辑140、输入/输出缓冲器160和温度测量单元170的操作电压。作为示例，电压发生器150在编程操作中生成编程电压vpgm和通过电压vpass。对于另一示例，电压发生器150在读取操作中生成读取电压vread和读取通过电压。在实施方式的示例中，电压发生器150可以包括多个泵浦电容器(pumpingcapacitor)，并且响应于控制逻辑140的控制而通过选择性地激活多个泵浦电容器来生成多个电压。读写电路130通过位线bl1至blm来联接至存储单元阵列110。读写电路130响应于控制逻辑140的控制而进行操作。读写电路130被配置为在控制逻辑接收到地址addr之后接收从控制逻辑140接收的列地址cadd，然后读写电路对所接收的列地址cadd进行解码。而且，读写电路130从输入/输出缓冲器160接收数据data以及向输入/输出缓冲器160发送数据data。读写电路130包括多个页缓冲器pb1至pbm。读写电路130可以在存储单元阵列110的读取操作中作为“读取电路”来进行操作，并在存储单元阵列110的写入操作中作为“写入电路”来操作。多个页缓冲器pb1至pbm通过位线bl1至blm来联接至存储单元阵列110。为了在读取操作和编程验证操作中感测存储单元的阈值电压，多个页缓冲器pb1至pbm感测与对应存储单元的编程状态对应的流动的电流量的变化，同时向连接至存储单元的位线连续地提供感测电流，并将感测到的变化锁存为感测数据。然而，根据半导体存储装置100的温度，在读取操作中可以改变与存储单元的编程状态对应的电流量。因此，根据本公开的半导体存储装置100可以基于关于由温度测量单元170测量的温度的信息来确定在存储单元阵列110的读取操作中施加到页缓冲器pb1至pbm的选通信号的激活时间。读写电路130响应于从控制逻辑140输出的页缓冲器控制信号pbcntl来进行操作。页缓冲器控制信号pbcntl例如可以包括但不限于设定电压pb_sense+αv、页缓冲器感测信号pb_sense、放电信号sa_disch、感测信号sa_sense、预充电信号sa_prech和选通信号stb。贯穿本说明书，读出操作和读出命令也被称为读取操作和读取命令。在读取操作中，读写电路130通过感测存储单元的数据来任意地存储读取数据，然后将数据data输出到输入/输出缓冲器160。在编程操作中，读写电路130通过输入/输出缓冲器160来接收要编程的数据data。而且，读写电路130将数据data发送到与解码列地址对应的位线bl1至blm。读写电路130向联接至与已选本地字线联接的存储单元(以下，称为已选存储单元)当中的要增大阈值电压的存储单元的位线施加编程允许电压(例如，接地电压)，并且向联接至已选存储单元当中的要维持阈值电压的存储单元的位线施加编程禁止电压(例如，内部电源电压)。因此，数据data被编程到已选存储单元。在实施方式中，除了包括上述页缓冲器pb1至pbm之外，读写电路130还可以包括列选择电路(未例示)等。控制逻辑140通过输入/输出缓冲器160来接收例如指示编程操作的命令cmd。控制逻辑140被配置为响应于命令cmd来控制地址解码器120、电压发生器150、读写电路130、以及输入/输出缓冲器160。控制逻辑140通过输入/输出缓冲器160来接收地址addr。控制逻辑140将所接收的地址addr中的块地址badd和行地址radd发送给地址解码器120，并将所接收的地址addr中的列地址cadd发送给读写电路130。输入/输出缓冲器160响应于控制逻辑140的控制来进行操作。输入/输出缓冲器160从外部接收命令cmd、地址addr和数据data，将命令cmd和地址addr发送给控制逻辑140，并且将数据data发送给读写电路130。例如，输入/输出缓冲器160可以从稍后将参照图13来描述的控制器1100接收命令cmd、地址addr和数据data，将命令cmd和地址addr发送给控制逻辑140，并且将数据data发送给读写电路130。温度测量单元可以测量半导体存储装置100的温度，并且将温度测量结果发送给控制逻辑140。在实施方式中，例如，温度测量单元170可以被配置为以预定测量周期来周期性地测量半导体存储装置100的温度。在另一示例中，温度测量单元170可以被配置为响应于来自控制逻辑140的测量控制信号mcntl来测量半导体存储器的温度。在这种情况下，当控制逻辑140接收到读取命令cmd时，控制逻辑140可以发送测量控制信号mcntl。温度测量单元170可以将测量结果发送给控制逻辑140。在实施方式的示例中，温度测量单元170可以被配置为安装在半导体存储装置100的封装中的温度传感器。控制逻辑140可以将所接收的温度测量结果反映到半导体存储装置100的操作控制。例如，基于所接收的温度测量结果，控制逻辑140可以控制在读取操作中施加到页缓冲器pb1至pbm的选通信号的激活时间。选通信号是用于锁存通过位线感测来确定的内部节点的电压的信号。稍后将参照图3和图4来描述选通信号和内部电压的锁存。根据本公开，可以根据半导体存储装置100的温度来控制选通信号的激活时间。一般地，半导体存储装置在编程操作期间的温度不同于半导体存储装置在读取操作期间的温度。具体地，半导体存储装置在伴随施加高电压的编程操作期间的温度相对高于半导体存储装置在读取操作期间的温度。存储单元阵列的存储单元的阈值电压的分布可以根据温度的变化而改变，因此，在读取操作中，电流量根据对应存储单元的编程状态而改变。因此，半导体存储装置针对读取操作的可靠性降低。因此，依靠半导体存储装置的温度来施加在读取操作中施加的选通信号的激活时间，从而补偿阈值电压分布的变化。此外，根据本公开的半导体存储装置100的控制逻辑140可以根据要执行读取操作的字线的位置来施加选通信号的不同激活时间。联接至与漏极选择线相邻的字线的存储单元和联接至与源极选择线相邻的字线的存储单元具有不同的感测电流特性。也就是说，对于与源极选择线相邻的字线，当联接至存储块的字线的位置变得更接近于漏极选择线时，联接至对应字线的存储单元的电流特性改变。因此，当施加仅基于半导体存储装置的温度来确定的单个选通信号的激活时间而不管字线的位置如何时，难以基于阈值电压的分布特性来执行准确的读取操作。因此，在根据本公开的半导体存储装置中，根据要执行读取操作的字线的位置来施加选通信号的不同激活时间，使得可以进一步提高读取操作的可靠性。图2是例示图1的控制逻辑的框图。参照图2，控制逻辑140可以包括用于存储选通信号的激活时间tstb的查找表(lut)141。如上所述，根据本公开的实施方式的半导体存储装置100的控制逻辑140可以根据要执行读取操作的字线的位置来施加选通信号的不同激活时间tstb。为此，查找表141可以存储与每个字线对应的选通信号的激活时间。查找表141可以被实现为诸如形成在控制逻辑140中的寄存器这样的存储装置。因此，当半导体存储装置100从外部(例如，控制器)接收读取命令和与其对应的地址时，参照查找表141，控制器逻辑140可以确定要在与所接收的地址对应的字线的读取操作中施加的选通信号的激活时间。存储在查找表141中的与每个字线对应的选通信号的激活时间tstb可以基于由温度测量单元170测量的结果来确定。控制逻辑140可以周期性地或根据需要来更新存储在查找表141中的选通信号的激活时间tstb。在这种情况下，可以基于从温度测量单元170接收的温度测量结果来执行更新。图3是例示根据实施方式的示例的页缓冲器的电路图。参照图3，页缓冲器pb1可以包括位线感测电路131、钳位电路132、电流确定电路133、内部节点放电电路134、锁存电路135和电位电平调整单元136。然而，图3中所例示的页缓冲器是说明性的，并且具有各种结构的页缓冲器也可以应用于根据本公开的半导体存储装置100的读写电路130。位线感测电路131联接在位线bitline与内部节点cs0之间，并且响应于页缓冲器感测信号pb_sense而通过允许位线bitline和内部节点cs0彼此电联接来根据位线bitline的电位控制内部节点cs0的电位。参照图3，位线感测电路131包括晶体管m2。页缓冲器感测信号pb_sense可以被施加到晶体管m2的栅极。钳位电路132联接在电源电压端子vcore与内部节点cs0之间，并且响应于比施加到位线感测电路131的页缓冲器感测信号pb_sense高特定电位αv的设定电压pb_sense+αv、预充电信号sa_prech和感测信号sa_sense而将电流提供给内部节点cs0。钳位电路132包括多个晶体管m1、m3和m4。晶体管m1联接在电源电压端子vcore与内部节点cs0之间，并且响应于设定电压pb_sense+αv而导通或截止。晶体管m4和m3串联联接在电源电压端子vcore与内部节点cs0之间。晶体管m4响应于预充电信号sa_prech而导通或截止，晶体管m3响应于感测信号sa_sense而导通或截止。电流确定电路133联接在电源电压端子vcore与锁存电路135之间，并响应于选通信号stb而提供与晶体管m3和晶体管m4之间的感测节点sen的电位对应的电流量。电流确定电路133包括串联联接在电源电压端子vcore与锁存电路135之间的晶体管m5和m6。晶体管m5响应于选通信号stb而导通或截止。晶体管m6根据感测节点sen的电位来控制从电源电压端子vcore提供的电流量，并且将该电流提供给锁存电路135。内部节点放电电路134联接在内部节点cs0与接地电源vss之间，并且响应于放电信号sa_disch而将内部节点cs0放电至低电平。内部节点放电电路134包括联接在内部节点cs0与接地电源vss之间的晶体管m7，晶体管m7响应于放电信号sa_disch而导通或截止。锁存电路135联接至电流确定电路133，并且根据从电流确定电路133提供的电流量来存储数据。锁存电路135包括反向并联联接在第一节点q与第二节点qb之间的反相器iv1和iv2。电位电平调整单元136联接至感测节点sen，并且响应于剔除(kick)信号sa_kick来调整感测节点sen的预充电电位电平。例如，当剔除信号sa_kick的电位电平高时，感测节点sen的预充电电位电平增大。当剔除信号sa_kick的电位电平低时，感测节点sen的预充电电位电平降低。尽管图3中没有例示，但是电位电平调整单元136可以被配置为联接至感测节点sen的电容器。该电容器的第一电极可以联接至感测节点sen，并且可以通过该电容器的第二电极来施加剔除信号sa_kick。当剔除信号sa_kick的电位电平高时，感测节点sen的预充电电位电平可能会由于助推现象而增大。当剔除信号sa_kick的电位电平低时，感测节点sen的预充电电位电平可能会降低。图4是例示根据实施方式的示例的页缓冲器的操作的时序图。参照图4，例示了在存储单元阵列的读取操作中输入到根据本公开的半导体存储装置的页缓冲器的信号的时序图。在图4中，页缓冲器感测信号pb_sense和预充电信号sa_prech可以在周期t1期间从低值改变为高值。例如，页缓冲器感测信号pb_sense可以从初始化电压vpbs0改变为第一页缓冲器感测电压vpbs1。这里，初始化电压vpbs0可以是接地电压或0v的电压。也就是说，初始化电压vpbs0是导通晶体管m2的电压。当页缓冲器感测信号pb_sense和预充电信号sa_prech从低值改变为高值时，感测节点sen的电压也增大。此外，选通信号stb在周期t1期间可以维持高值。在周期t1改变为周期t2的时间点，预充电信号sa_prech可以从高值改变为低值。在预充电信号sa_prech从高值改变为低值的时间点，可以改变页缓冲器感测信号pb_sense的电压值可以改变。例如，页缓冲器感测信号pb_sense可以从第一页缓冲器感测电压vpbs1改变为第二页缓冲器感测电压vpbs2。随着页缓冲器感测信号pb_sense的电压值从第一页缓冲器感测电压vpbs1改变为第二页缓冲器感测电压vpbs2，图3中所例示的晶体管m2的栅极-源极电压vgs可能会减小。因此，流过晶体管m2的感测电流is减小。第二页缓冲器感测电压vpbs2是低于第一页缓冲器感测电压vpbs1的电压值，但是是高于晶体管m2的阈值电压的电压值。因此，尽管页缓冲器感测信号pb_sense的电压值被改变为第二页缓冲器感测电压vpbs2，但是电流仍然在晶体管m2的源极与漏极之间流动。然而，当页缓冲器感测信号pb_sense的电压值从第一页缓冲器感测电压vpbs1改变为第二页缓冲器感测电压vpbs2时，晶体管m2的源极与漏极之间的电流也改变。例如，当页缓冲器感测信号pb_sense的电压降低到第二页缓冲器感测电压vpbs2时，晶体管m2的源极与漏极之间的电流也减小。在周期t2中，感测节点sen的电压值根据联接至位线的单元的编程状态而不同地改变。如图4所示，当联接至位线的单元是擦除单元(非pgm单元)时，感测节点sen的电压迅速下降。如图4所示，当联接至位线的单元是编程单元(pgm单元)时，感测节点sen的电压缓慢下降。以下，将针对每个步骤来描述当输入读取命令时半导体存储装置的操作。1)读取命令输入如果从半导体存储装置的外部输入读取命令，则响应于读取命令而将命令cmd和控制信号cntl输入到控制逻辑140。因此，控制逻辑140输出用于控制地址解码器120、读写电路130和电压发生器150的信号以执行读取操作。2)内部节点预充电多个页缓冲器pb1至pbm中的每一个分别将内部节点cs0预充电至特定电位电平。当页缓冲器感测信号sa_sense和预充电信号sa_prech被施加为高电平时，晶体管m3和晶体管m4导通。结果，内部节点cs0被预充电至电源电压vcore的电平。3)数据感测由电压发生器150生成的读取电压vread被施加到多个存储块blk1至blkz当中的已选存储块的已选字线。通过电压vpass被施加到其它未选字线。多个页缓冲器pb1至pbm中的每一个均执行数据感测操作。数据感测操作如下。当页缓冲器感测信号pb_sense被施加为高电平时，位线bitline和内部节点cs0彼此电联接。当预充电信号sa_prech在特定时间之后从高电平改变为低电平时，施加到内部节点cs0的电源电压vcore被切断。此时，当联接至已选字线的存储单元的阈值电压低于读取电压时，存储单元接通，使得内部节点cs0的电位由于通过位线bitline的放电电流路径而被放电至低电位。因此，内部节点cs0和感测节点sen被放电至低电平，并且晶体管m6被具有低电平的感测节点sen导通。之后，如果晶体管m5由于在特定时间tstb内选通信号stb被施加为低电平而导通，则电源电压vcore被提供给锁存电路135的第一节点q，使得第一节点q变为高电平。因此，与擦除单元对应的数据被锁存到锁存电路135。另一方面，当联接至已选字线的存储单元的阈值电压高于读取电压vread时，存储单元断开，使得内部节点cs0的电位维持预充电电平。因此，内部节点cs0和感测节点sen维持预充电电平。之后，尽管晶体管m5由于在特定时间内选通信号stb被施加为低电平而导通，但是晶体管m6被具有预充电电平的感测节点sen截止。因此，锁存电路135的第一节点q维持作为初始化状态的低电平，使得与编程单元对应的数据被锁存到锁存电路135。如上所述，根据本公开，可以根据半导体存储装置100的温度来控制选通信号stb的激活时间tstb。一般地，半导体存储装置在编程操作期间的温度与半导体存储装置在读取操作期间的温度不同，因此由于温度变化而出现阈值电压分布的变化。因此，依靠半导体存储装置的温度来施加在读取操作中施加的选通信号的激活时间，从而补偿阈值电压分布的变化。此外，根据本公开的半导体存储装置100可以根据要执行读取操作的字线的位置来施加选通信号的不同激活时间。当施加仅基于半导体存储装置的温度而确定的单个选通信号的激活时间而不管字线的位置如何时，难以基于阈值电压的分布特性来执行准确的读取操作。因此，在根据本公开的半导体存储装置中，根据要执行读取操作的字线的位置来施加选通信号的不同激活时间，从而可以进一步提高读取操作的可靠性。4)数据输出多个页缓冲器pb1至pbm中的每一个将通过数据感测操作来感测的数据data输出到输入/输出缓冲器160。如上所述，按照根据本公开的实施方式的半导体存储装置100，控制逻辑140根据读取操作中的字线的位置来施加选通信号stb的不同激活时间tstb，使得可以提高半导体存储装置100的可靠性。然而，当不同激活时间tstb被单独地施加到各个字线时，查找表141的存储容量增大，并且读取操作的速度降低。根据本公开的实施方式的示例，联接至存储块的字线可以被划分成多个组，并且可以向各个组施加选通信号的不同激活时间。稍后将参照图5至图10来描述对字线进行分组并向各个组施加选通信号的不同激活时间的方法。图5是例示根据本公开的实施方式的对多个字线进行分组并施加不同选通信号的方法的示图。此外，图6是例示基于图5的分组结果来向多个字线中的每个组施加选通信号的示图。以下，将描述通过对字线进行分组并向各个组施加选通信号来执行读取操作的方法。参照图5，根据本公开的实施方式的半导体存储装置100的控制逻辑140可以对联接至存储块的字线进行分组。例如，在图5中，存储块联接至32条字线wl0至wl31。存储块联接至漏极选择线dsl和源极选择线ssl。在32条字线wl0至wl31当中，字线wl0位于与源极选择线ssl相邻的位置，字线wl31位于与漏极选择线dsl相邻的位置。参照图5，存储块包括分别联接至位线bl1至blm的m个存储串。每个存储串均包括联接至字线wl0至wl31的存储单元mc。每个存储串均包括联接至漏极选择线dsl的漏极选择晶体管dst和联接至源极选择线ssl的源极选择晶体管sst。漏极选择晶体管位于与对应位线相邻的位置。源极选择晶体管位于与公共源极线csl相邻的位置。参照图5，32个字线可以被分组为两个字线组。尽管未例示，但是在实施方式中，例如，可以存在联接在一对相邻存储单元之间的管状晶体管pt，管状晶体管pt的栅极联接至管线pl。第一字线组group1和第二字线组group2中的每一个均包括16个字线。参照图6，例示了例如在特定温度下施加到每个组的选通信号。不同于图4，在图6中，例示了忽略页缓冲器感测信号pb_sense、预充电信号sa_prech和感测节点sen的潜在变化的时序图。基于分组结果，控制逻辑140可以根据联接至要编程的存储单元的字线的位置来确定要在读取操作中施加的选通信号的激活时间。因此，包括在控制逻辑140中的查找表141可以存储例如下表1中所例示的数据。表1温度范围group1(wl0～wl15)group2(wl16～wl31)temp1到temp2tstb11tstb21temp2到temp3tstb12tstb22temp3到temp4tstb13tstb23temp4到temp5tstb14tstb24在表1中，在温度范围内展现的温度temp1、temp2、temp3、temp4和temp5可以具有关系表达式1中所示的关系。关系表达式1temp1<temp2<temp3<temp4<temp5控制逻辑140参照查找表141来确定要在读取操作中施加的选通信号的激活时间。例如，当确定作为温度测量单元170的测量结果的半导体存储装置100的当前温度位于temp2到temp3的温度范围内时，则控制逻辑140可以将施加到属于各个组group1和group2的字线的选通信号的激活时间确定为tstb12和tstb22。也就是说，在图5中，当接收到关于属于第一组group1的字线wl8的读取命令时，控制逻辑140可以从温度测量单元170接收半导体存储装置100的当前温度测量结果。作为示例，当确定作为接收结果的半导体存储装置100的当前温度位于温度范围temp2到temp3内时，控制逻辑140可以将要在与对应读取命令对应的读取操作中施加的选通信号stb_g1的激活时间确定为tstb12。因此，图6中所示的选通信号stb_g1可以在读取操作中被输入到页缓冲器(即，图3的stb)。作为另一示例，当确定半导体存储装置100的当前温度位于温度范围temp4到temp5内时，参照查找表141，控制逻辑140可以将要在读取操作中施加的选通信号stb_g1的激活时间确定为tstb14(针对第一组group1中的字线)。另外，当接收到关于属于第二组group2的字线wl22的读取命令时，控制逻辑140可以从温度测量单元170接收半导体存储装置100的当前温度测量结果。作为示例，当确定作为接收结果的半导体存储装置100的当前温度位于温度范围temp2到temp3内时，控制逻辑140可以将要在与对应读取命令对应的读取操作中施加的选通信号stb_g2的激活时间确定为tstb22。因此，图6中所示的选通信号stb_g2可以在读取操作中被输入到页缓冲器(即，图3的stb)。作为另一示例，当确定半导体存储装置100的当前温度位于温度范围temp4到temp5内时，参照查找表141，控制逻辑140可以将要在读取操作中施加的选通信号stb_g2的激活时间确定为tstb24(针对第二组group2中的字线)。对于同一字线组，可以根据温度来不同地确定选通信号的激活时间。例如，当半导体存储装置100的温度变得更高时，可以减小选通信号的激活时间，以补偿读取操作中感测电流的变化。在这种情况下，施加到第一组group1的选通信号的激活时间可以具有如以下关系表达式2所示的关系。关系表达式2tstb11>tstb12>tstb13>tstb14类似地，施加到第二组group2的选通信号的激活时间也可以具有如以下关系表达式3所示的关系。关系表达式3tstb21>tstb22>tstb23>tstb24如果需要，可以不同地确定表1中所示的温度范围的上限和下限以及温度范围的数量。在表1中，例如通过将温度区段temp1到temp5划分为四个温度范围来定义选通信号的激活时间，但是温度范围的数量可以大于或小于四个。由于定义了更多的温度范围，所以根据温度变化来精确地控制选通信号的激活时间，从而提高了半导体存储装置100在读取操作中的可靠性。然而，在这种情况下，需要具有更大容量的查找表141。当定义了更少的温度范围时，可以使用具有更小容量的查找表141。然而，在这种情况下，可能难以根据温度变化来精确地控制选通信号的激活时间。此外，可以用实验方法来预先确定表1中所示的温度区段temp1到temp5的上限温度temp5和下限温度temp1。例如，温度temp1可以被确定为考虑将使用半导体存储装置100的环境下的最低温度。此外，温度temp5不仅可以被确定为考虑将使用半导体存储装置100的环境下的最高温度，而且也可以被确定为通过考虑由于半导体存储装置100的操作而产生的热量来获得的温度。如上所述，根据本公开的半导体存储装置100的控制逻辑140可以根据要执行读取操作的字线的位置来施加选通信号的不同激活时间。联接至与漏极选择线相邻的字线的存储单元和联接至与源极选择线相邻的字线的存储单元具有不同的感测电流特性。也就是说，对于与源极选择线相邻的字线，当联接至存储块的字线的位置变得更接近于漏极选择线时，联接至对应字线的存储单元的电流特性改变。因此，当施加仅基于半导体存储装置的温度来确定的单个选通信号的激活时间而不管字线的位置如何时，难以基于阈值电压的分布特性来执行准确的读取操作。因此，在根据本公开的半导体存储装置中，根据要执行读取操作的字线的位置来施加选通信号的不同激活时间，使得可以进一步提高读取操作的可靠性。参照表1和图6，图6中例示了激活时间tstb12比激活时间tstb22短的实施方式，但本公开不限于此。可以基于存储单元的特性、字线的特性、温度对每个字线和存储单元的影响等来确定根据各个组的位置的选通信号的激活时间tstb12和tstb22。例如，在另一实施方式中，激活时间tstb12可以比激活时间tstb22长。图5中例示了字线被分组为两个字线组group1和group2的实施方式。然而，根据本公开的半导体存储装置的字线可以被分组为三个或更多个字线组。例如，可以存在字线被分组为四个字线组的实施方式，并且这将参照图7来进行描述。图7是例示根据本公开的另一实施方式的对多个字线进行分组并施加不同的选通信号的方法的示图。图8是例示基于图7的分组结果的施加到多个字线中的每一组的选通信号的示图。以下，将参照图7和图8来描述通过将字线分组为多个组并向各个组施加不同的选通信号来执行读取操作的方法。参照图7，32个字线可以被分组为四个字线组。第一字线组group1到第四字线组group4中的每一个均包括8个字线。参照图8，例如，例示了在特定温度下施加到每个组的选通信号。如同图6，在图8中，例示了忽略页缓冲器感测信号pb_sense、预充电信号sa_prech和感测节点sen的潜在变化的时序图。基于分组结果，控制逻辑140可以根据联接至要编程的存储单元的字线的位置来确定要在读取操作中施加的选通信号的激活时间。因此，包括在控制逻辑140中的查找表141可以存储在下表2中所示的数据。表2在表2中，温度范围内展现的温度temp1、temp2、temp3、temp4和temp5可以具有如上述关系表达式1中所示的关系。参照查找表141，控制逻辑140确定要在读取操作中施加的选通信号的激活时间。例如，当确定作为温度测量单元170的测量结果的半导体存储装置100的当前温度位于温度范围temp3到temp4内，则控制逻辑140可以将施加到属于各个组group1、group2、group3和group4的字线的选通信号的激活时间确定为tstb13、tstb23、tstb33和tstb43。参照图7，当接收到关于属于第一组group1的字线wl3的读取命令时，控制逻辑140可以从温度测量单元170接收半导体存储装置100的当前温度测量结果。作为示例，当确定作为接收结果的半导体存储装置100的当前温度位于温度范围temp3到temp4内时，控制逻辑140可以将要在与对应读取命令对应的读取操作中施加的选通信号stb_g1的激活时间确定为tstb13。因此，图8中所示的选通信号stb_g1可以在读取操作(即，图3的stb)中被输入到页缓冲器。作为另一示例，当确定半导体存储装置100的当前温度位于温度范围temp1到temp2内时，参照查找表141，控制逻辑140可以将要在读取操作中施加的选通信号stb_g1的激活时间确定为tstb11(针对第一组group1中的字线)。当接收到关于属于第三组group3的字线wl21的读取命令时，控制逻辑140可以从温度测量单元170接收半导体存储装置100的当前温度测量结果。作为示例，当确定作为接收结果的半导体存储装置100的当前温度位于温度范围temp3到temp4内时，控制逻辑140可以将要在与对应读取命令对应的读取操作中施加的选通信号stb_g3的激活时间确定为tstb33。因此，图8中所示的选通信号stb_g3可以在读取操作(即，图3的stb)中被输入到页缓冲器。如上所述，控制逻辑140基于半导体存储装置100的当前温度来参照查找表141，并且确定对应选通信号的激活时间。图7和图8中例示了激活时间tstb11至tstb14、tstb21至tstb24、tstb31至tstb34以及tstb41至tstb44随着字线的位置变得更接近于位线bl1至blm而依次变长的实施方式，但是本公开不限于此。如上所述，可以基于存储单元的特性、字线的特性、温度对每个字线和存储单元的影响等来确定根据各个组的位置的选通信号的激活时间tstb11至tstb14、tstb21至tstb24、tstb31至tstb34、以及tstb41至tstb44。例如，在另一实施方式中，当字线的位置变得更接近于位线bl1至blm时，激活时间tstb11至tstb14、tstb21至tstb24、tstb31至tstb34以及tstb41至tstb44可以依次变短。图7中例示了字线组group1至group4中的每一个均包括相同数量的字线的实施方式。然而，根据本公开的半导体存储装置的字线组可以包括不同数量的字线。如参照图5至图8所述，例示了联接至存储块的字线wl0至wl31被分组为两个或四个字线组的实施方式。然而，根据本公开的半导体存储装置及其操作方法不限于此，并且如果需要，可以确定各种数量的字线组。例如，如果需要，可以确定字线组的数量等于联接至存储块的字线的数量。在这种情况下，可以将选通信号的不同激活时间tstb施加到各个字线。在这种情况下，选通信号的激活时间将被定义为与每个温度区段的字线数量一样多。因此，可以根据字线的位置来精确地控制选通信号的激活时间，但是需要具有更大容量的查找表141。例如，如表1和表2所示，将基于四个温度范围来确定选通信号的32个激活时间。也就是说，字线组的数量可以被确定为2个至最大数量的字线中的最小值。如果需要，可以在上述温度范围内确定字线组的数量。图9是例示根据本公开的又一实施方式的对多个字线进行分组并施加不同选通信号的方法的示图。图5和图7中例示了每个字线组均包括数量与字线组的数量相同的字线的实施方式。然而，根据本公开的半导体存储器及其操作方法，字线组可以包括不同数量的字线。例如，当从与源极选择线相邻的字线wl0到与漏极选择线相邻的字线wl31的感测电流特性被线性地改变时，可以有利于在每个字线组均包括与图7所示的字线数量相同的字线时定义选通信号的激活时间的操作特性。然而，在另一示例中，感测电流特性未被线性地改变，并且可以随着变得更接近于与漏极选择线dsl相邻的字线wl31而迅速地改变。在这种情况下，如图9所示，当字线组变得更接近于漏极选择晶体管dst时，字线组可以包括更少的字线。因此，选通信号的相同激活时间被施加到具有小特性变化的字线组group1中的相对更多的字线，使得可以减小查找表141的存储容量。选通信号的激活时间被精确地施加到具有大特性变化的字线组group3和group4中的相对少的字线，使得可以提高半导体存储装置在读取操作中的可靠性。在这种情况下，包括在控制逻辑140中的查找表141可以存储如下表3中所示的数据。表3如上所述，根据本公开的用于执行半导体存储装置100的操作的字线组可以包括不同数量的字线。图10是例示根据本公开的实施方式的半导体存储装置的操作方法的流程图。参照图10，首先，在查找表141中存储根据字线和/或存储单元的温度和位置的选通信号的激活时间(s110)。步骤(s110)可以根据半导体存储装置100的产品处理而在初始测试步骤中执行。可以通过测试处理来确定根据温度范围的选通信号的适当激活时间。之后，在实际操作半导体存储装置100的处理中，参照查找表141来执行半导体存储装置100的读取操作(s130)。在步骤(s130)中，参照查找表141中的数据来执行半导体存储装置100的读取操作。此时，读取操作是通过施加存储在查找表141中的选通信号的激活时间来执行的。每当半导体存储装置100接收读取命令时，就可以执行步骤(s130)。另一方面，在实际读取操作中不执行步骤(s110)，并且可以在初始测试步骤中或者在驱动半导体存储装置100的固件时执行步骤(s110)。稍后将参照图11和图12来描述图10中所示的步骤(s110和s130)的配置。图11是例示在查找表中存储图10中的选通信号的激活时间的步骤的流程图。如上所述，可以在半导体存储装置100的初始测试步骤中或者在半导体存储装置100的初始驱动步骤中执行图11中的步骤。参照图11，根据字线和/或存储单元的温度和位置来存储选通信号的激活时间的步骤(s110)可以包括：对联接至存储块的字线进行分组的步骤(s210)；根据关于每个字线组的温度来确定选通信号的激活时间的步骤(s230)；以及将所确定的选通信号的激活时间存储在查找表141中的步骤(s250)。在步骤(s210)中，对联接至存储块中的存储单元的字线进行分组。如关于图5至图9所述，如果需要，可以在步骤(s210)中不同地确定字线组的数量和包括在每个字线组中的字线的数量。例如，当要执行半导体存储装置100的读取操作时，可以确定相对更多的字线组。例如，当要减小查找表141的容量并且半导体存储装置100的尺寸要变得更紧凑时，可以确定相对更少的字线组。之后，根据分组结果，可以针对每个组的多个温度区段来确定在读取操作中所使用的选通信号的激活时间tstb(s230)。可以通过半导体存储装置100的重复测试来确定在步骤(s230)中确定的选通信号的激活时间。也就是说，可以通过在针对各个温度区段施加选通信号的不同激活时间的同时执行读取操作并且重复分析读取结果的处理来确定选通信号的最佳激活时间。可以通过针对每个字线组的重复测试来确定选通信号的最佳激活时间。在步骤(s250)中，在查找表141中存储所确定的多个激活时间tstb。因此，如表1、表2或表3所示，选通信号的激活时间被存储在查找表141中。当接收到读取命令时，半导体存储装置100基于存储在查找表141中的数据来执行读取操作。图12是例示参照图10中的查找表来执行半导体存储装置的读取操作的步骤的流程图。如上所述，可以在半导体存储装置100的实际读取操作中执行图12中的步骤。参照图12，参照查找表来执行半导体存储装置100的读取操作的步骤(s130)可以包括：接收读取命令和地址的步骤(s310)；接收半导体存储装置100的温度测量结果的步骤(s330)；查阅查找表的步骤(s350)；基于接收到的温度测量结果以及通过查阅查找表而获得的结果来确定选通信号的激活时间的步骤(s370)；以及基于所确定的选通信号的激活时间来执行读取操作的步骤(s390)。在步骤(s310)中，控制逻辑140通过输入/输出缓冲器160来接收读取命令cmd和与其对应的地址addr。读取命令和地址addr可以从控制器1100发送(即，参见图13)。随后，控制逻辑140可以从温度测量单元170接收半导体存储装置100的当前温度测量结果(s330)。控制逻辑140基于所接收的地址和所接收的温度测量结果来查阅查找表141(s350)。具体地，在步骤(s350)中，控制逻辑140可以基于地址addr中的块地址badd和行地址radd来查阅查找表141。随后，基于通过查阅查找表141而获得的结果来确定选通信号的激活时间(s370)。例如，当半导体存储装置100的当前温度属于区段temp3到temp4并且所接收的地址对应于图5中的字线w19时，参照表1中所示的数据，控制逻辑140可以将时间tstb23确定为选通信号stb_g2的激活时间。如上所述，根据本公开的半导体存储装置100根据当前温度和要执行读取操作的字线的位置来确定选通信号的激活时间，使得可以提高读取操作的可靠性。接下来，基于在步骤中确定的选通信号的激活时间来执行读取操作(s390)。在这个步骤中，可以执行参照图3和图4描述的读取操作。如上所述，当半导体存储装置100的当前温度属于区段temp3到temp4并且所接收的地址对应于图5中的字线w19时，控制逻辑140可以使用具有作为激活时间的时间tstb23的选通信号stb_g2来控制地址解码器120和读写电路130，以对存储单元阵列110执行读取操作。如上所述，在根据本公开的半导体存储装置100及其操作方法中，可以根据半导体存储装置100的当前温度和要执行读取操作的字线的位置来施加选通信号的不同激活时间。因此，由于对每个字线施加了最佳选通信号，所以可以执行更准确的读取操作。因此，可以提高半导体存储装置及其操作方法的可靠性。图13是例示包括图1中的半导体存储装置的存储系统的框图。参照图13，存储系统1000包括半导体存储装置100和控制器1100。半导体存储装置100可以是参照图1描述的半导体存储装置。以下，将省略重叠描述。控制器1100联接至主机host和半导体存储装置100。控制器1100被配置为响应于来自主机host的请求而访问半导体存储装置100。例如，控制器1100被配置为控制半导体存储装置100的读取、写入、擦除和后台操作。控制器1100被配置为提供半导体存储装置100与主机host之间的接口。控制器1100被配置为驱动用于控制半导体存储装置100的固件。控制器1100包括随机存取存储器(ram)1110、处理单元1120、主机接口1130、存储器接口1140和纠错块1150。ram1110用作处理单元1120的操作存储器、半导体存储装置100与主机host之间的高速缓冲存储器以及半导体存储装置100与主机host之间的缓冲存储器中的至少一个。处理单元1120控制控制器1100的整体操作。而且，控制器1100可以在写入操作中任意地存储从主机host提供的编程数据。主机接口1130包括用于在主机host与控制器1100之间交换数据的协议。作为示例性实施方式，控制器1100被配置为通过以下各种接口协议中的至少一种来与主机host通信：诸如，通用串行总线(usb)协议、多媒体卡(mmc)协议、外围组件互连(pci)协议、pci-快速(pci-e)协议、高级技术附件(ata)协议、串行ata协议、并行ata协议、小型计算机小型接口(scsi)协议、增强型小型磁盘接口(esdi)协议、集成驱动电子(ide)协议和专用协议。存储器接口1140与半导体存储装置100连接。例如，存储器接口1140可以包括nand接口或nor接口。纠错块1150被配置为通过使用纠错码(ecc)来检测并纠正从半导体存储装置100接收的数据的错误。处理单元1120可以基于纠错块1150的错误检测结果来控制半导体存储装置100调整读取电压并且执行重读取。在实施方式中，例如，纠错块1150可以被设置为控制器1100的组件。控制器1100和半导体存储装置100可以被集成到一个半导体装置中。在实施方式中，例如，控制器1100和半导体存储装置100可以被集成到一个半导体装置中，以构成存储卡。例如，控制器1100和半导体存储装置100可以被集成到一个半导体装置中，以构成诸如pc卡(个人计算机存储卡国际协会(pcmcia))、紧凑型闪存(cf)卡、智能媒体卡(sm或smc)、记忆棒、多媒体卡(mmc、rs-mmc或mmc微型)、sd卡(sd、迷你sd、微型sd或sdhc)或通用闪存存储器(ufs)这样的存储卡。控制器1100和半导体存储装置100可以被集成到一个半导体装置中，以构成半导体驱动器(固态驱动器(ssd))。半导体驱动器ssd包括配置为将数据存储在半导体存储器中的存储装置。如果存储系统1000用作半导体驱动器ssd，则可以显著地提高联接至存储系统1000的主机host的操作速度。作为另一示例，存储系统1000可以被设置为以下电子装置的各种组件中的一种：诸如，计算机、超移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、上网平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航系统、黑匣子、数码相机、三维电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境中发送/接收信息的装置、构成家庭网络的各种电子装置中的一种、构成计算机网络的各种电子装置中的一种、构成远程信息处理网络的各种电子装置中的一种、rfid装置、或构成计算系统的各种组件中的一种。在实施方式中，例如，半导体存储装置100或存储系统1000可以按照各种形式来封装。例如，半导体存储装置100或存储系统1000可以按照以下各种方式来封装：诸如，堆叠式封装(pop)、球格阵列(bga)、芯片级封装(csp)、塑料引线芯片载体(plcc)、塑料双列直插封装(pdip)、华夫裸片封装、晶圆形式裸片、板上芯片(cob)、陶瓷双列直插封装(cerdip)、塑料公制四方扁平封装(mqfp)、薄型四方扁平封装(tqfp)、小外形集成电路(soic)、收缩型小外形封装(ssop)、薄型小外形封装(tsop)、薄型四方扁平封装(tqfp)、系统级封装(sip)、多芯片封装(mcp)、晶圆级制造封装(wfp)或晶圆级处理堆叠封装(wsp)。图14是例示图13中的存储系统的应用示例的框图。参照图14，存储系统2000包括半导体存储装置2100和控制器2200。半导体存储装置2100包括多个半导体存储芯片。多个半导体存储芯片被划分成多个组。在图14中，例示了多个组通过第一通道ch1至第k通道chk来与控制器2200通信。每个半导体存储芯片可以与参照图1描述的半导体存储装置100相同地配置和操作。每个组被配置为通过一个公共通道来与控制器2200通信。控制器2200与参照图13描述的控制器1100类似地配置。控制器2200被配置为通过多个通道ch1至chk来控制半导体存储装置2100的多个存储芯片。图15是例示包括参照图14描述的存储系统的计算系统的框图。参照图15，计算系统3000包括中央处理单元3100、ram3200、用户接口3300、电源3400、系统总线3500和存储系统2000。存储系统2000通过系统总线3500电联接至中央处理单元3100、ram3200、用户接口3300和电源3400。通过用户接口3300提供的数据或由中央处理器处理的数据单元3100被存储在存储系统2000中。在图15中，例示了半导体存储装置2100通过控制器2200来联接至系统总线3500。然而，半导体存储装置2100可以直接联接至系统总线3500。在这种情况下，控制器2200的功能可以由中央处理单元3100和ram3200来执行。在图15中，例示了设置参照图14描述的存储系统2000。然而，存储系统2000可以用参照图13描述的存储系统1000来代替。在实施方式中，例如，计算系统3000可以被配置为包括参照图13和14描述的存储系统1000和2000二者。根据本公开，可以提供具有改进可靠性的半导体存储装置。而且，根据本公开，可以提供具有改进可靠性的半导体存储装置的操作方法。本文已经公开了实施方式的示例，并且尽管采用了特定术语，但是它们仅按照一般性和描述性意义来使用和解释，而不是出于限制的目的。在一些情况下，自提交本申请起，对于本领域普通技术人员而言，将显而易见的是，除非另有明确指示，否则结合特定实施方式描述的特征、特性和/或元件可以单独使用或与结合其它实施方式描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离如所附权利要求书中阐述的本公开的精神和范围的情况下，可以进行形式和细节上的各种改变。相关申请的交叉引用本申请要求于2017年5月16日在韩国知识产权局提交的韩国专利申请第10-2017-0060596号的优先权，将其全部内容通过引用结合于此。当前第1页12