存储器系统及其操作方法与流程

本申请要求于2017年7月18日提交的申请号为10-2017-0090916的韩国专利申请的优先权，其整体通过引用并入本文。

本公开的各个实施例总体涉及一种存储器系统。特别地，实施例涉及一种通过延迟针对命令设置队列状态寄存器(qsr)而改善读取延迟的存储器系统及其操作方法。

背景技术：

半导体存储器装置可被分为易失性半导体存储器装置和非易失性半导体存储器装置。易失性半导体存储器装置的优势在于可高速执行读取和写入，但其劣势在于当电力供应中断时会丢失所存储的信息。相反地，即使电力供应中断，非易失性半导体存储器装置也可保存存储在其中的信息。因此，非易失性半导体存储器装置被用于存储无论是否供电都需要被保存的信息。

非易失性半导体存储器装置的示例可包括掩模只读存储器(mrom)、可编程只读存储器(prom)、可擦除可编程只读存储器(eprom)、电可擦除可编程只读存储器(eeprom)等。

非易失性半导体存储器装置的示例可包括闪速存储器装置。闪速存储器装置已被广泛地用作用于诸如计算机、移动电话、个人数字助理(pda)、数码相机、便携式摄像机、录音机、mp3播放器、手持式个人计算机(pc)、游戏机、传真机、扫描仪和打印机的电子装置的音频和视频数据存储介质。

近来，随着对高集成度存储器装置的需求增加，多个位存储在单个存储器单元中的多位闪速存储器装置已经普及。

存储器装置可包括联接到单个字线的多个存储器单元，并且可执行将数据存储在存储器单元中的编程操作和擦除编程的数据的擦除操作。

技术实现要素：

本公开的各个实施例涉及一种改善了读取延迟的存储器系统及其操作方法。

本公开的实施例可提供一种操作存储器系统的方法。方法可包括：接收第一编程命令，并执行对应于第一编程命令的操作；在执行对应于第一编程命令的操作的同时接收第二编程命令；将针对第二编程命令设置队列状态寄存器延迟第一等待时间；在经过第一等待时间之前接收第三读取命令；以及在针对第二编程命令设置队列状态寄存器之前，针对第三读取命令设置队列状态寄存器。

本公开的实施例可提供一种操作存储器系统的方法。方法可包括：在执行对应于第一编程命令的操作的同时接收第二编程命令；延迟针对第二编程命令设置队列状态寄存器，直到经过第一等待时间；在经过第一等待时间之前接收第三读取命令；在针对第二编程命令设置队列状态寄存器之前，针对第三读取命令设置队列状态寄存器；在对应于第一编程命令的操作完成之后，基于队列状态寄存器的设置状态开始对应于第三读取命令的操作；以及在开始对应于第三读取命令的操作之后，延迟针对第二编程命令设置队列状态寄存器，直到经过第二等待时间。

本公开的实施例可提供一种存储器系统。存储器系统可包括存储器装置和存储器控制器，其中存储器控制器被配置成当从主机接收到第一命令时，将针对第一命令设置队列状态寄存器延迟预定等待时间。

本公开的实施例可提供一种存储器系统的操作方法，该存储器系统包括被配置成根据排队命令的顺序执行操作的存储器装置。操作方法可包括：当提供编程操作时，使编程操作排队保持一段保持时间，同时控制存储器装置执行当前操作，并且当在保持时间期间提供读取操作时，将读取操作排队在编程操作之前。

附图说明

图1是示出根据本公开的实施例的存储器系统的示图。

图2是示出图1的存储器装置的示图。

图3是示出根据本公开的实施例的操作存储器系统的方法的示图。

图4是示出根据本公开的实施例的操作存储器系统的方法的示图。

图5是示出根据本公开的实施例的操作存储器系统的方法的示图。

图6是示出根据本公开的实施例的操作存储器系统的方法的示图。

图7是示出根据本公开的实施例的操作存储器系统的方法的示图。

图8是示出根据本公开的实施例的操作存储器系统的方法的示图。

图9是示出根据本公开的实施例的存储器控制器的示图。

图10是示出根据本公开的实施例的操作存储器系统的方法的流程图。

图11是示出根据本公开的实施例的操作存储器系统的方法的流程图。

图12是示出根据本公开的实施例的操作存储器系统的方法的流程图。

图13是示出根据本公开的实施例的操作存储器系统的方法的流程图。

图14是示出根据本公开的实施例的操作存储器系统的方法的流程图。

图15至图18是示出包括图9所示的存储器控制器的存储器系统的应用示例的示图。

具体实施方式

现在将参照附图在下文中更全面地描述示例性实施例；然而，该示例性实施例可以不同的形式来实施，并且不应被解释为限于在此阐述的实施例。相反地，提供这些实施例以便使本公开更彻底且充分，并且将示例性实施例的范围全面地传达给本领域的技术人员。

附图不一定按比例绘制，在一些情况下，为了清楚地示出实施例的特征，可以夸大比例。

本文使用的术语仅是用于描述特定实施例，并不旨在限制本发明。

在以下描述中，为了提供本发明的全面理解，阐述了许多具体细节。可以在无一些或全部这些具体细节的情况下实施本发明。在其它情况下，为了不使本发明被不必要地模糊，未详细地描述公知的进程结构和/或进程。

将理解的是，当元件被称为“联接”或“连接”到特定元件时，其可直接联接或连接到该特定元件，或者可间接联接或连接到该特定元件，在其之间存在中间元件。在说明书中，除非在上下文中具体指出相反的描述，否则当一个元件被称为“包括”或“包含”一个部件时，其不排除其它部件，并且可进一步包括其它部件。

在下文中，将参照附图详细描述本发明的各个实施例。

图1是示出根据本公开的实施例的存储器系统1000的示图。

参照图1，存储器系统1000可包括用于存储数据的存储器装置1100和用于在主机2000的控制下控制存储器装置1100的存储器控制器1200。

主机2000可使用诸如高速外围组件互连(pci-e)、高级技术附件(ata)、串行ata(sata)、并行ata(pata)或串列scsi(sas)的接口协议与存储器系统1000进行通信。另外，被提供用于主机2000与存储器系统1000之间的数据通信的接口协议不限于上述示例，并且可以是诸如通用串行总线(usb)、多媒体卡(mmc)、增强型小型磁盘接口(esdi)或电子集成驱动器(ide)的接口协议。

存储器控制器1200可控制存储器系统1000的全部操作，并且可控制主机2000与存储器装置1100之间的数据交换。例如，存储器控制器1200可响应于来自主机2000的请求，通过控制存储器装置1100来编程或读取数据。进一步地，存储器控制器1200可存储包括在存储器装置1100中的主存储块和子存储块的信息，并且可选择存储器装置1100，使得根据为编程操作而加载的数据量而对主存储块或子存储块执行编程操作。在实施例中，存储器装置1100的示例可包括双倍数据速率同步动态随机存取存储器(ddrsdram)、低功率双倍数据速率4(lpddr4)sdram、图形双倍数据速率sdram(gddrsdram)、低功率ddr(lpddr)sdram、rambus动态随机存取存储器(rdram)或闪速存储器。

存储器装置1100可在存储器控制器1200的控制下执行编程操作、读取操作或擦除操作。

图2是示出存储器装置1100的示图。

参照图2，存储器装置1100可包括存储数据的存储器单元阵列100。存储器装置1100还可包括外围电路200，其执行用于将数据存储在存储器单元阵列100中的编程操作、用于输出所存储的数据的读取操作以及用于擦除所存储的数据的擦除操作。存储器装置1100可包括控制逻辑300，其在存储器控制器(例如，图1的1200)的控制下控制外围电路200。

存储器单元阵列100可包括多个存储块mb1至mbk(其中k为正整数)。本地线(localline)ll和位线bl1至bln(其中n为正整数)可联接到存储块mb1至mbk中的每一个。例如，本地线ll可包括第一选择线、第二选择线以及布置在第一选择线和第二选择线之间的多个字线。进一步地，本地线ll可包括布置在第一选择线和字线之间以及第二选择线和字线之间的虚拟线。这里，第一选择线可以是源极选择线，第二选择线可以是漏极选择线。例如，本地线ll可包括字线、漏极选择线、源极选择线以及源极线sl。例如，本地线ll可进一步包括虚拟线。例如，本地线ll可进一步包括管线。本地线ll可分别联接到存储块mb1至mbk110，位线bl1至bln可共同联接到存储块mb1至mbk。存储块mb1至mbk可被实施成二维(2d)或三维(3d)结构。例如，具有2d结构的存储块中的存储器单元可被水平地布置在衬底上。例如，具有3d结构的存储块中的存储器单元可被垂直地堆叠在衬底上。

外围电路200可在控制逻辑300的控制下对存储块中的所选择的存储块执行编程操作、读取操作或擦除操作。例如，在控制逻辑300的控制下，外围电路200可将验证电压和通过电压提供给第一选择线、第二选择线和字线，可选择性地使第一选择线、第二选择线和字线放电，并且可验证联接到从字线中选择的字线的存储器单元。例如，外围电路200可包括电压生成电路210、行解码器220、页面缓冲器组230、列解码器240、输入/输出电路250和感测电路260。

电压生成电路210可响应于操作信号op_cmd而生成用于编程操作、读取操作和擦除操作的各种操作电压vop。进一步地，电压生成电路210可响应于操作信号op_cmd而选择性地使本地线ll放电。例如，在控制逻辑300的控制下，电压生成电路210可生成编程电压、验证电压、通过电压、开启电压、读取电压、擦除电压、源极线电压等。

行解码器220可响应于行地址radd将操作电压vop传输到联接到存储块中的所选择的存储块的本地线ll。

页面缓冲器组230可包括联接到位线bl1至bln的多个页面缓冲器pb1至pbn。页面缓冲器pb1至pbn可响应于页面缓冲器控制信号pbsignals而进行操作。例如，在读取操作或验证操作期间，页面缓冲器pb1至pbn可临时存储通过位线bl1至bln接收的数据，或者可感测位线bl1至bln的电压或电流。

列解码器240可响应于列地址cadd在输入/输出电路250和页面缓冲器组230之间传输数据。例如，列解码器240可通过数据线dl与页面缓冲器交换数据，或者可通过列线cl与输入/输出电路250交换数据。

输入/输出电路250可将从存储器控制器(未示出)接收的命令cmd和地址add传输到控制逻辑300，或者可与列解码器240交换数据data。

在读取操作或验证操作期间，感测电路260可响应于启用位vry_bit<#>生成参考电流，并且可通过将从页面缓冲器组230接收的感测电压vpb与基于参考电流生成的参考电压进行比较来输出通过信号pass或失败信号fail。

控制逻辑300可通过响应于命令cmd和地址add而输出操作信号op_cmd、行地址radd、页面缓冲器控制信号pbsignals和启用位vry_bit<#>来控制外围电路200。进一步地，控制逻辑300可响应于通过信号pass或失败信号fail来确定验证操作已经通过还是失败。

图3是示出操作存储器系统1000的方法的示图。

参照图3，响应于来自主机2000的第一编程命令w1，存储器控制器1200可针对第一编程命令w1设置队列状态寄存器(qsr)，并且可使用编程数据w1data来控制存储器装置1100执行对应于第一编程命令w1的编程操作。因为设置了针对第一编程命令w1的qsr，所以针对第一编程命令w1的qsr的值可以是“0”。因为设置了针对第一编程命令w1的qsr，所以可在完成当前正在执行的操作之后执行响应于第一编程命令w1的编程操作。

存储器控制器1200可基于qsr的设置状态来控制存储器装置1100的操作。换言之，当针对第一编程命令w1设置了qsr并且存储器装置1100处于空闲状态时，存储器控制器1200可基于qsr的设置状态控制存储器装置1100，使得立即执行对应于第一编程命令w1的编程操作。进一步，当针对第一编程命令w1设置了qsr并且存储器装置1100当前正在执行另一操作时，存储器控制器1200可控制存储器装置1100，使得在当前操作完成之后基于qsr的设置状态执行对应于第一编程命令w1的编程操作。

在存储器装置1100开始执行对应于第一编程命令w1的编程操作之后，存储器控制器1200可清除针对第一编程命令的qsr。在qsr被清除之后，存储器控制器1200可针对另一操作设置qsr。

当存储器装置1100执行对应于第一编程命令w1的编程操作时，存储器控制器1200可从主机2000接收第二编程命令w2。响应于第二编程命令w2，存储器控制器1200可针对第二编程命令w2设置qsr。

当存储器装置1100执行对应于第一编程命令w1的编程操作时，存储器控制器1200可从主机2000接收第三读取命令r3。在这种情况下，因为针对第二编程命令w2设置了当前的qsr，所以可延迟针对第三读取命令r3设置qsr。

在存储器装置1100完成对应于第一编程命令w1的编程操作之后，存储器控制器1200可基于qsr的设置状态执行后续操作。在图3的示例中，因为当前针对第二编程命令w2设置了qsr，所以存储器控制器1200可控制存储器装置1100，使得存储器装置1100执行对应于第二编程命令w2的编程操作。

在存储器装置1100开始执行对应于第二编程命令w2的编程操作之后，存储器控制器1200可清除针对第二编程命令w2的qsr。如上所述，当qsr被清除时，存储器控制器1200可针对另一操作设置qsr。如在图3的示例中，当延迟了针对第三读取命令r3设置qsr时，存储器控制器1200可针对第三读取命令r3设置qsr。

在存储器装置1100完成对应于第二编程命令w2的编程操作之后，存储器控制器1200可基于qsr的设置状态执行后续操作。在图3的示例中，因为当前响应于第三读取命令r3设置了qsr，所以存储器控制器1200可控制存储器装置1100，使得存储器装置1100执行对应于第三读取命令r3的读取操作，并且可从存储器装置1100接收第三读取数据r3data。

如上所述，qsr可表示在存储器装置1100完成当前正在执行的操作之后随后待执行的操作。在实施例中，在当前正在执行对应于第一编程命令w1的编程操作并且针对第二编程命令w2设置了qsr时，存储器控制器1200可控制存储器装置1100，使得存储器装置1100在完成对应于第一编程命令w1的编程操作之后，基于qsr的设置状态执行对应于第二编程命令w2的编程操作。

进一步地，在存储器控制器1200基于qsr的设置状态控制存储器装置1100开始对应于第二编程命令w2的编程操作之后，存储器控制器1200可清除针对第二编程命令w2的qsr以便针对后续操作设置qsr。换言之，当qsr被清除时，存储器控制器1200可针对新操作设置qsr。

当在设置qsr的同时从主机2000输入新命令时，存储器控制器1200可延迟针对新命令设置qsr，直到qsr被清除。

图4是示出操作存储器系统1000的方法的示图。

参照图4，存储器控制器1200可从主机2000接收第一编程命令w1。存储器控制器1200可响应于第一编程命令w1来针对第一编程命令w1设置qsr，并且可控制存储器装置1100，使得利用编程数据w1data执行对应于第一编程命令w1的编程操作。

在存储器装置1100开始执行对应于第一编程命令w1的编程操作之后，存储器控制器1200可清除针对第一编程命令w1的qsr。

当存储器装置1100执行对应于第一编程命令w1的编程操作时，存储器控制器1200可从主机2000接收第二编程命令w2。在这种情况下，与参照图3描述的示例不同，存储器控制器1200可将针对第二编程命令w2设置qsr延迟预定的写入等待时间tdw。换言之，存储器控制器1200可等待，而不针对第二编程命令w2设置qsr，直到经过写入等待时间tdw。

写入等待时间tdw可以是从qsr被清除的时间点开始的特定时间间隔。写入等待时间tdw可以是从qsr被清除的时间点到当前正在执行的编程操作完成的时间点的特定时间间隔。写入等待时间tdw的持续时间可取决于当前正在执行的编程操作。

在写入等待时间tdw期间，在延迟针对第二编程命令w2设置qsr而不执行该设置的同时，存储器控制器1200可从主机2000接收第三读取命令r3。存储器控制器1200可在针对第二编程命令w2设置qsr之前响应于第三读取命令r3来针对第三读取命令r3设置qsr。

根据本发明的实施例，当在延迟针对编程命令设置qsr直到经过等待时间tdw的同时输入读取命令时，可首先针对读取命令设置qsr，并且可进一步延迟针对编程命令设置qsr。

在存储器装置1100完成对应于第一编程命令w1的编程操作之后，存储器控制器1200可基于qsr的设置状态执行后续操作。在图4的示例中，因为针对第三读取命令r3设置了当前的qsr，所以存储器控制器1200可控制存储器装置1100，使得存储器装置1100执行对应于第三读取命令r3的读取操作。

在存储器装置1100开始执行对应于第三读取命令r3的读取操作之后，存储器控制器1200可清除针对第三读取命令r3的qsr。如上所述，在qsr被清除之后，存储器控制器1200可针对另外的操作设置qsr。如在图4的示例中，当延迟了针对第二编程命令w2设置qsr时，存储器控制器1200可针对第二编程命令w2设置qsr。在这种情况下，可在没有单独的等待时间的情况下立即针对第二编程命令w2设置qsr。

在存储器装置1100完成对应于第三读取命令r3的读取操作之后，存储器控制器1200可基于qsr的设置状态执行后续操作。在图4的示例中，因为响应于第二编程命令w2设置了当前的qsr，所以存储器控制器1200可控制存储器装置1100，使得存储器装置1100执行对应于第二编程命令w2的编程操作，并且可将第二编程数据w2data传输到存储器装置1100。

根据本发明的实施例，当针对较早的编程命令设置qsr被延迟预定等待时间并且在经过等待时间之前输入稍后的读取命令时，可先于较早的编程命令针对稍后的读取命令设置qsr，以便先于较早的编程命令服务稍后的读取命令。因此，响应于稍后的读取命令的读取操作可在当前正在执行的操作完成之后立即执行，从而减少读取操作中的延迟。通常，读取操作比编程操作消耗更短的操作时间，并且存储器系统1000需要响应于来自主机2000的读取命令在短时间内输出读取数据。因此，如上所述，针对编程命令设置qsr被延迟了预定等待时间。当在经过等待时间之前输入读取命令时，首先针对读取命令设置qsr。然后，在先前输入的编程命令的编程操作之前执行随后输入的读取命令的读取操作，从而减少读取延迟。读取延迟可表示从输入读取命令到输出读取数据所经过的时间。

图5是示出操作存储器系统1000的方法的示图。

参照图5，存储器控制器1200可从主机2000接收第一编程命令w1。存储器控制器1200可响应于第一编程命令w1来针对第一编程命令w1设置qsr，并且可控制存储器装置1100，使得利用编程数据w1data来执行对应于第一编程命令w1的编程操作。进一步地，在存储器装置1100开始执行对应于第一编程命令w1的编程操作之后，存储器控制器1200可清除针对第一编程命令w1的qsr。

当存储器装置1100执行对应于第一编程命令w1的编程操作时，存储器控制器1200可从主机2000接收第二编程命令w2。在这种情况下，与参照图3描述的示例不同，存储器控制器1200可将针对第二编程命令w2设置qsr延迟预定的写入等待时间tdw。换言之，存储器控制器1200可在写入等待时间tdw期间等待而不针对第二编程命令w2设置qsr。

写入等待时间tdw可以是从qsr被清除的时间点开始的特定时间间隔。写入等待时间tdw可以是从qsr被清除的时间点到当前正在执行的编程操作完成的时间点的特定时间间隔。写入等待时间tdw的持续时间可取决于当前正在执行的编程操作。

在写入等待时间tdw期间，在延迟针对第二编程命令w2设置qsr而不执行该设置的同时，存储器控制器1200可从主机2000接收第三读取命令r3。存储器控制器1200可在针对第二编程命令w2设置qsr之前响应于第三读取命令r3来针对第三读取命令r3设置qsr。

根据本发明的实施例，当在延迟针对编程命令设置qsr直到经过写入等待时间tdw的同时输入读取命令时，存储器控制器1200可首先针对读取命令设置qsr，并且可进一步延迟针对第二编程命令设置qsr。

在存储器装置1100完成对应于第一编程命令w1的编程操作之后，存储器控制器1200可基于qsr的设置状态执行后续操作。在图5的示例中，因为针对第三读取命令r3设置了当前的qsr，所以存储器控制器1200可控制存储器装置1100，使得存储器装置1100执行对应于第三读取命令r3的读取操作。

在存储器装置1100开始执行对应于第三读取命令的读取操作之后，存储器控制器1200可清除针对第三读取命令r3的qsr。在这种情况下，与上面参照图4所述的示例不同，存储器控制器1200可清除针对第三读取命令r3的qsr，然后可将针对第二编程命令w2设置qsr延迟第一读取等待时间tdr1。换言之，存储器控制器1200可在第一读取等待时间tdr1期间等待而不针对第二编程命令w2设置qsr。

第一读取等待时间tdr1可以是从qsr被清除的时间点开始的特定时间间隔。第一读取等待时间tdr1可以是从qsr被清除的时间点到当前正在执行的读取操作完成的时间点的特定时间间隔。第一读取等待时间tdr1的持续时间可取决于当前正在执行的读取操作。等待时间，即写入等待时间或读取等待时间，可根据当前正在执行的操作而被不同地确定。

第一读取等待时间tdr1可被设置成与写入等待时间tdw不同的时间。第一读取等待时间tdr1可比写入等待时间tdw更短。

针对编程命令设置qsr所需的等待时间可根据当前正在执行的操作而变化。换言之，在当前正在执行的操作是编程操作的情况下和当前正在执行的操作是读取操作的情况下，针对编程命令设置qsr所需的等待时间可彼此不同。

在存储器装置1100开始执行对应于第三读取命令r3的读取操作并且存储器控制器1200清除了针对第三读取命令r3的qsr之后，可将针对第二编程命令w2设置qsr延迟第一读取等待时间tdr1。在延迟针对第二编程命令w2设置qsr的同时，存储器控制器1200可从主机2000接收第四读取命令r4。换言之，在经过第一读取等待时间tdr1之前，存储器控制器1200可从主机2000接收第四读取命令r4。在这种情况下，存储器控制器1200可响应于第四读取命令r4来针对第四读取命令r4设置qsr。也就是说，针对第二编程命令w2设置qsr的操作具有低于针对第四读取命令r4设置qsr的操作的优先级。

在存储器装置1100完成对应于第三读取命令r3的读取操作之后，存储器控制器1200可基于qsr的设置状态执行后续操作。在图5的示例中，因为响应于第四读取命令r4设置了当前的qsr，所以存储器控制器1200可控制存储器装置1100，使得存储器装置1100执行对应于第四读取命令r4的读取操作。

在存储器装置1100开始执行对应于第四读取命令r4的读取操作并且存储器控制器1200清除了针对第四读取命令r4的qsr之后，将针对第二编程命令w2设置qsr延迟第二读取等待时间tdr2。在实施例中，如图5所示，当在第二读取等待时间tdr2期间未接收到另外的读取命令时，存储器控制器1200可在已经经过第二读取等待时间tdr2之后针对第二编程命令w2设置qsr。第二读取等待时间tdr2可具有与第一读取等待时间tdr1相同或不同的持续时间。

在存储器装置1100完成对应于第四读取命令r4的读取操作之后，存储器控制器1200可基于qsr的设置状态执行后续操作。在图5的示例中，因为响应于第二编程命令w2设置了当前的qsr，所以存储器控制器1200可控制存储器装置1100，使得存储器装置1100执行对应于第二编程命令w2的编程操作。

图6是示出操作存储器系统1000的方法的示图。

参照图6，存储器控制器1200可从主机2000接收第一编程命令w1。存储器控制器1200可响应于第一编程命令w1来针对第一编程命令w1设置qsr，并且可控制存储器装置1100，使得利用编程数据w1data来执行对应于第一编程命令w1的编程操作。在存储器装置1100开始执行对应于第一编程命令w1的编程操作之后，存储器控制器1200可清除针对第一编程命令w1的qsr。

当存储器装置1100执行对应于第一编程命令w1的编程操作时，存储器控制器1200可从主机2000接收第二编程命令w2。在这种情况下，与参照图3描述的示例不同，存储器控制器1200可将针对第二编程命令w2设置qsr延迟预定的写入等待时间tdw。换言之，存储器控制器1200可等待，而不针对第二编程命令w2设置qsr，直到经过写入等待时间tdw。

在写入等待时间tdw期间，在延迟而不针对第二编程命令w2设置qsr的同时，存储器控制器1200可能未从主机2000接收到读取命令。在这种情况下，存储器控制器1200可在经过写入等待时间tdw之后针对第二编程命令w2设置qsr。

存储器控制器1200可在针对第二编程命令设置qsr之后从主机2000接收第三读取命令r3。针对第三读取命令r3设置qsr可被延迟而不被执行，直到清除了针对第二编程命令w2的qsr。

在存储器装置1100完成对应于第一编程命令w1的编程操作之后，存储器控制器1200可基于qsr的设置状态执行后续操作。在图6的示例中，因为针对第二编程命令w2设置了当前的qsr，所以存储器控制器1200可控制存储器装置1100，使得存储器装置1100执行对应于第二编程命令w2的编程操作。

在存储器装置1100开始执行对应于第二编程命令w2的编程操作之后，存储器控制器1200可清除针对第二编程命令w2的qsr。此后，存储器控制器1200可针对被延迟的第三读取命令r3设置qsr。

在存储器装置1100完成对应于第二编程命令w2的编程操作之后，存储器控制器1200可基于qsr的设置状态执行后续操作。在图6的示例中，因为当前针对第三读取命令r3设置了qsr，所以存储器控制器1200可控制存储器装置1100，使得存储器装置1100执行对应于第三读取命令r3的读取操作。

图7是示出操作存储器系统1000的方法的示图。

参照图7，存储器控制器1200可从主机2000接收第一编程命令w1。存储器控制器1200可响应于第一编程命令w1来针对第一编程命令w1设置qsr，并且可控制存储器装置1100，使得利用编程数据w1data来执行对应于第一编程命令w1的编程操作。在存储器装置开始执行对应于第一编程命令w1的编程操作之后，存储器控制器1200可清除针对第一编程命令w1的qsr。

当存储器装置1100执行对应于第一编程命令w1的编程操作时，存储器控制器1200可从主机2000接收第二编程命令w2。在这种情况下，与参照图3描述的示例不同，存储器控制器1200可将针对第二编程命令w2设置qsr延迟预定的写入等待时间tdw。换言之，存储器控制器1200可等待，而不针对第二编程命令w2设置qsr，直到经过写入等待时间tdw。

写入等待时间tdw可以是从qsr被清除的时间点开始的特定时间间隔。写入等待时间tdw可以是从qsr被清除的时间点到当前正在执行的编程操作完成的时间点的特定时间间隔。写入等待时间tdw的持续时间可取决于当前正在执行的编程操作。

在写入等待时间tdw期间，在延迟针对第二编程命令w2设置qsr的同时，存储器控制器1200可从主机2000接收第三读取命令r3。存储器控制器1200可在针对第二编程命令w2设置qsr之前响应于第三读取命令r3来针对第三读取命令r3设置qsr。

根据本发明的实施例，当在延迟针对编程命令设置qsr直到经过等待时间tdw的同时输入读取命令时，可首先针对读取命令设置qsr，并且可进一步延迟针对编程命令设置qsr。

在存储器装置1100完成对应于第一编程命令w1的编程操作之前，存储器控制器1200可从主机2000接收第四读取命令r4。因为当前针对第三读取命令r3设置了qsr，所以可延迟针对第四读取命令r4设置qsr。

在存储器装置1100完成对应于第一编程命令w1的编程操作之后，存储器控制器1200可基于qsr的设置状态执行后续操作。在图7的示例中，因为针对第三读取命令r3设置了当前的qsr，所以存储器控制器1200可控制存储器装置1100，使得存储器装置1100执行对应于第三读取命令r3的读取操作。

在存储器装置1100开始执行对应于第三读取命令r3的读取操作之后，存储器控制器1200可清除针对第三读取命令r3的qsr。此后，存储器控制器1200可立即针对被延迟的第二编程命令w2设置qsr。优先级可被分配给已被延迟的第二编程命令w2和第四读取命令r4之间的被首先输入的第二编程命令w2。

如上所例示的，根据本发明的实施例，根据命令之间的优先级延迟设置qsr可仅被有限地应用于在等待时间期间输入的命令。根据命令之间的优先级延迟设置qsr可仅被有限地应用于单个命令。

在存储器装置1100完成对应于第三读取命令r3的读取操作之后，存储器控制器1200可基于qsr的设置状态执行后续操作。在图7的示例中，因为当前针对第二编程命令w2设置了qsr，所以存储器控制器1200可控制存储器装置1100，使得存储器装置1100执行对应于第二编程命令w2的编程操作。

在存储器装置1100开始执行对应于第二编程命令w2的编程操作并且存储器控制器1200清除针对第二编程命令w2的qsr之后，存储器控制器1200可针对被延迟的第四读取命令r4设置qsr。此后，在存储器装置1100完成对应于第二编程命令w2的编程操作之后，存储器控制器1200可基于qsr的设置状态执行对应于第四读取命令r4的读取操作。

图8是示出操作存储器系统1000的方法的示图。

参照图8，存储器控制器1200可从主机2000接收第一编程命令w1。存储器控制器1200可响应于第一编程命令w1来针对第一编程命令w1设置qsr，并且可控制存储器装置1100，使得利用编程数据w1data执行对应于第一编程命令w1的编程操作。在存储器装置开始执行对应于第一编程命令w1的编程操作之后，存储器控制器1200可清除针对第一编程命令w1的qsr。

当存储器装置1100执行对应于第一编程命令w1的编程操作时，存储器控制器1200可从主机2000接收第二编程命令w2。在这种情况下，与参照图3描述的示例不同，存储器控制器1200可将针对第二编程命令w2设置qsr延迟预定的写入等待时间tdw。换言之，存储器控制器1200可在写入等待时间tdw期间等待而不针对第二编程命令w2设置qsr。

写入等待时间tdw可以是从qsr被清除的时间点开始的特定时间间隔。写入等待时间tdw可以是从qsr被清除的时间点到当前正在执行的编程操作完成的时间点的特定时间间隔。写入等待时间tdw的持续时间可取决于当前正在执行的编程操作。

在写入等待时间tdw期间，在延迟针对第二编程命令w2设置qsr的同时，存储器控制器1200可从主机2000接收第三读取命令r3。存储器控制器1200可在针对第二编程命令w2设置qsr之前响应于第三读取命令r3来针对第三读取命令r3设置qsr。

根据本发明的实施例，当针对编程命令设置qsr被延迟直到经过等待时间tdw的同时输入读取命令时，可首先针对读取命令设置qsr，并且可进一步延迟针对编程命令设置qsr。

在存储器装置1100完成对应于第一编程命令w1的编程操作之前，存储器控制器1200可从主机2000接收第四读取命令r4。因为针对第三读取命令r3设置了当前的qsr，所以可延迟针对第四读取命令r4设置qsr。

在存储器装置1100完成对应于第一编程命令w1的编程操作之后，存储器控制器1200可基于qsr的设置状态执行后续操作。在图8的示例中，因为针对第三读取命令r3设置了当前的qsr，所以存储器控制器1200可控制存储器装置1100，使得存储器装置1100执行对应于第三读取命令r3的读取操作。

在存储器装置1100开始执行对应于第三读取命令r3的读取操作之后，存储器控制器1200可清除针对第三读取命令r3的qsr。此后，存储器控制器1200可立即针对被延迟的第四读取命令r4设置qsr。

根据本发明的实施例，可通过向读取命令分配比编程命令更高的优先级，而非向被延迟的编程命令和读取命令之间的首先被输入的编程命令分配更高的优先级来设置qsr。存储器控制器1200可针对在清除qsr之前已被输入的多个命令之中的对应于具有更高优先级的操作的命令设置qsr。换言之，当编程命令和读取命令在清除qsr之前已被输入并且被延迟时，存储器控制器1200可将更高的优先级分配给读取命令，并且可将更高的优先级分配给对应于相同操作的命令之中的被首先输入的命令。

在存储器装置1100完成对应于第三读取命令r3的读取操作之后，存储器控制器1200可基于qsr的设置状态执行后续操作。在图8的示例中，因为当前针对第四读取命令r4设置了qsr，所以存储器控制器1200可控制存储器装置1100，使得存储器装置1100执行对应于第四读取命令r4的读取操作。

在存储器装置1100开始执行对应于第四读取命令r4的读取操作并且存储器控制器1200清除针对第四读取命令r4的qsr之后，存储器控制器1200可针对被延迟的第二编程命令w2设置qsr。此后，在存储器装置1100完成对应于第四读取命令r4的读取操作之后，存储器控制器1200可基于qsr的设置状态执行对应于第二编程命令w2的编程操作。

图9是示出存储器控制器1200的示图。

参照图9，存储器控制器1200可包括命令qsr控制单元1201和命令执行控制单元1202。

命令qsr控制单元1201可控制针对输入命令设置qsr。在实施例中，当正在执行当前编程操作的同时输入新的编程命令时，命令qsr控制单元可将针对新的编程命令设置qsr延迟写入等待时间tdw。进一步地，在经过写入等待时间tdw之前输入读取命令时，命令qsr控制单元1201可首先针对读取命令设置qsr，而非针对首先输入的编程命令设置qsr。当在经过写入等待时间tdw之前未输入读取命令或输入了另一编程命令时，命令qsr控制单元1201可在经过写入等待时间tdw之后首先针对首先输入的编程命令设置qsr。当在执行当前的读取操作期间输入新的编程命令时或者当存在先前已被输入并被延迟的编程命令时，命令qsr控制单元120可将针对新的编程命令设置qsr延迟读取等待时间tdr或者将针对先前已被输入并被延迟的编程命令设置qsr延迟读取等待时间tdr。此外，在经过读取等待时间tdr之前输入新的读取命令时，命令qsr控制单元1201可首先针对新输入的读取命令设置qsr，而非针对首先输入的编程命令设置qsr。当在经过读取等待时间tdr之前未输入读取命令或输入了另一编程命令时，命令qsr控制单元1201可在经过读取等待时间tdr之后针对首先输入的编程命令设置qsr。

换言之，命令qsr控制单元1201可将针对每一个输入的命令设置qsr延迟预定时间，并且延迟向多个输入的命令分配优先级的操作。

命令执行控制单元1202可在命令qsr控制单元1201的控制下控制存储器装置1100的操作。换言之，命令执行控制单元1202可通过命令qsr控制单元1201基于qsr的设置状态来控制存储器装置1100的操作。

进一步地，命令qsr控制单元1201可使存储器装置1100执行对应于当前qsr的设置状态的操作，然后执行qsr清除操作。

图10是示出操作存储器系统1000的方法的流程图。

参照图10，在步骤s901中，存储器控制器1200可从主机2000接收第一编程命令。在步骤s902中，存储器控制器1200可响应于第一编程命令来针对第一编程命令设置qsr。在步骤s903中，存储器控制器1200可基于qsr的设置来控制存储器装置1100，使得存储器装置1100执行对应于第一编程命令的编程操作，可清除针对第一编程命令的qsr，并且然后可等待写入等待时间tdw。

在步骤s904中，在经过写入等待时间tdw之前，可以从主机2000接收第二编程命令。这里，在步骤s905中，存储器控制器1200可延迟针对第二编程命令设置qsr，直到经过写入等待时间tdw。这里，在步骤s906中，在接收第二编程命令之后经过写入等待时间tdw之前，可从主机2000接收第三读取命令。在步骤s907中，存储器控制器1200可在针对第二编程命令设置qsr之前，响应于第三读取命令来针对第三命令设置qsr。

在步骤s908中，在对应于第一编程命令的编程操作完成之后，存储器控制器1200可基于qsr的设置状态控制存储器装置1100，使得存储器装置1100执行对应于第三读取命令的读取操作，并且可清除qsr。在步骤s909中，在针对第三命令的qsr被清除之后，存储器控制器1200可针对第二编程命令设置qsr。

在步骤s910中，在存储器装置1100完成对应于第三读取命令的读取操作之后，存储器控制器1200可基于qsr的设置状态控制存储器装置1100，使得存储器装置1100执行对应于第二编程命令的编程操作。此后，在步骤s911中，可完成对应于第二编程命令的编程操作。

图11是示出操作存储器系统1000的方法的流程图。

参照图11，在步骤s901中，存储器控制器1200可从主机2000接收第一编程命令。在步骤s902中，存储器控制器1200可响应于第一编程命令来针对第一编程命令设置qsr。在步骤s903中，存储器控制器1200可基于qsr的设置来控制存储器装置1100，使得存储器装置1100执行对应于第一编程命令的编程操作，可清除针对第一编程命令的qsr，并且然后可等待写入等待时间tdw。

在步骤s904中，在经过写入等待时间tdw之前，可从主机2000接收第二编程命令。这里，在步骤s905中，存储器控制器1200可将针对第二编程命令设置qsr延迟写入等待时间tdw。这里，在步骤s906中，在接收第二编程命令之后经过写入等待时间tdw之前，可从主机2000接收第三读取命令。在步骤s907中，存储器控制器1200可在针对第二编程命令设置qsr之前，响应于第三读取命令来针对第三读取命令设置qsr。

在步骤s908中，在对应于第一编程命令的编程操作完成之后，存储器控制器1200可基于qsr的设置状态控制存储器装置1100，使得存储器装置1100执行对应于第三读取命令的读取操作，并且可清除qsr。在步骤s1004中，在清除针对第三读取命令的qsr之后，存储器控制器1200可等待读取等待时间tdr而不针对先前输入的第二编程命令设置qsr。这里，在步骤s1005中，在经过读取等待时间tdr之前，可从主机2000接收第四读取命令。在这种情况下，在步骤s1006中，存储器控制器1200可在针对第二编程命令设置qsr之前针对第四读取命令设置qsr。

在步骤s1007中，在对应于第三读取命令的读取操作完成之后，存储器控制器1200可基于qsr的设置状态控制存储器装置1100，使得存储器装置1100执行对应于第四读取命令的读取操作，并且可清除针对第四读取命令的qsr。在步骤s1008中，在清除针对第四读取命令的qsr之后，存储器控制器1200可再次等待读取等待时间tdr而不立即针对第二编程命令设置qsr。如果在步骤s1009中经过读取等待时间tdr之前未输入新的读取命令，则在步骤s1010中存储器控制器1200可针对第二编程命令设置qsr。

在步骤s1011中，在对应于第四读取命令的读取操作完成之后，存储器控制器1200可基于qsr的设置状态控制存储器装置1100，使得存储器装置1100执行对应于第二编程命令的编程操作，并且可清除针对第二编程命令的qsr。此后，在步骤s1012中，存储器装置1100可完成对应于第二编程命令的编程操作。

图12是示出操作存储器系统1000的方法的流程图。

参照图12，在步骤s1101中，存储器控制器1200可从主机2000接收第一读取命令。在步骤s1102中，存储器控制器1200可响应于第一读取命令来针对第一读取命令设置qsr。在步骤s1103中，存储器控制器1200可响应于qsr的设置状态控制存储器装置1100，使得存储器装置1100执行对应于第一读取命令的读取操作，可清除针对第一读取命令的qsr，并且然后可等待第一读取等待时间tdr1。

在步骤s1104中，在经过第一读取等待时间tdr1之前，可从主机2000接收第二编程命令。这里，在步骤s1105中，存储器控制器1200可延迟针对第二编程命令设置qsr，直到经过第一读取等待时间tdr1。这里，在步骤s1106中，在经过第一读取等待时间tdr1之前，可从主机2000接收第三读取命令。在步骤s1107中，存储器控制器1200可在针对第二编程命令设置qsr之前，响应于第三读取命令来针对第三读取命令设置qsr。

在步骤s1108中，在对应于第一读取命令的读取完成之后，存储器控制器1200可基于qsr的设置状态控制存储器装置1100，使得存储器装置1100执行对应于第三读取命令的读取操作，并且可清除qsr。在步骤s1109中，在清除针对第三读取命令的qsr之后，存储器控制器1200可等待第二读取等待时间tdr2而不针对第二编程命令设置qsr。此后，在步骤s1110中，如果在经过第二读取等待时间tdr2之前未输入新的读取命令，则可在经过第二读取等待时间tdr2之后针对第二编程命令设置qsr。

在步骤s1111中，在存储器装置1100完成对应于第三读取命令的读取操作之后，存储器控制器1200可基于qsr的设置状态控制存储器装置1100，使得存储器装置1100执行对应于第二编程命令的编程操作。此后，在步骤s1112中，可完成对应于第二编程命令的编程操作。

图13是示出操作存储器系统1000的方法的流程图。

参照图13，在步骤s901中，存储器控制器1200可从主机2000接收第一编程命令。在步骤s902中，存储器控制器1200可响应于第一编程命令来针对第一编程命令设置qsr。在步骤s903中，存储器控制器1200可基于qsr的设置来控制存储器装置1100，使得存储器装置1100执行对应于第一编程命令的编程操作，可清除针对第一编程命令的qsr，并且然后可等待写入等待时间tdw。

在步骤s904中，在经过写入等待时间tdw之前，可从主机2000接收第二编程命令。这里，在步骤s905中，存储器控制器1200可延迟针对第二编程命令设置qsr，直到经过写入等待时间tdw。这里，在步骤s906中，在接收第二编程命令之后经过写入等待时间tdw之前，可从主机2000接收第三读取命令。在步骤s907中，存储器控制器1200可在针对第二编程命令设置qsr之前，响应于第三读取命令来针对第三读取命令设置qsr。

在步骤s908中，在对应于第一编程命令的编程操作完成之后，存储器控制器1200可基于qsr的设置状态控制存储器装置1100，使得存储器装置1100执行对应于第三读取命令的读取操作，并且可清除qsr。在步骤s1004中，在清除针对第三读取命令的qsr之后，存储器控制器1200可等待读取等待时间tdr而不针对先前输入的第二编程命令设置qsr。这里，在步骤s1201中，在经过读取等待时间tdr之前，存储器控制器1200可从主机2000接收第四编程命令。在步骤s1202中，存储器控制器1200可等待而不针对先前输入的第二编程命令设置qsr且不针对第四编程命令设置qsr，直到经过读取等待时间tdr。在步骤s1203中经过读取等待时间tdr之后，在步骤s1204中，存储器控制器1200可针对比第四编程命令更早输入的第二编程命令设置qsr。

在步骤s1205中，在对应于第三读取命令的读取操作完成之后，存储器控制器1200可控制存储器装置1100，使得存储器装置1100执行对应于第二编程命令的编程操作，并且可清除针对第二编程命令的qsr。在步骤s1206中，在清除针对第二编程命令的qsr之后，存储器控制器1200可在写入等待时间tdw期间进行等待而不针对第四编程命令设置qsr。这里，在步骤s1207中，如果在经过写入等待时间tdw之前未输入新的读取命令，则可在经过写入等待时间tdw之后针对第四编程命令设置qsr。

最后，在步骤s1208中，在对应于第二编程命令的编程操作完成之后，存储器控制器1200可控制存储器装置1100，使得存储器装置1100执行对应于第四编程命令的编程操作，并且可清除针对第四编程命令的qsr。此后，在步骤s1209中，存储器装置1100可完成对应于第四编程命令的编程操作。

图14是示出操作存储器系统1000的方法的流程图。

参照图14，在步骤s901中，存储器控制器1200可从主机2000接收第一编程命令。在步骤s902中，存储器控制器1200可响应于第一编程命令来针对第一编程命令设置qsr。在步骤s903中，存储器控制器1200可基于qsr的设置来控制存储器装置1100，使得存储器装置1100执行对应于第一编程命令的编程操作，可清除针对第一编程命令的qsr，并且然后可等待写入等待时间tdw。

在步骤s904中，在经过写入等待时间tdw之前，可从主机2000接收第二编程命令。这里，在步骤s905中，存储器控制器1200可延迟针对第二编程命令设置qsr，直到经过写入等待时间tdw。这里，在步骤s906中，在接收第二编程命令之后经过写入等待时间tdw之前，可从主机2000接收第三读取命令。在步骤s907中，存储器控制器1200可在针对第二编程命令设置qsr之前，响应于第三读取命令来针对第三读取命令设置qsr。

在步骤s908中，在对应于第一编程命令的编程操作完成之后，存储器控制器1200可基于qsr的设置状态控制存储器装置1100，使得存储器装置1100执行对应于第三读取命令的读取操作，并且可清除qsr。在步骤s1004中，在清除针对第三读取命令的qsr之后，存储器控制器1200可等待读取等待时间tdr而不针对先前输入的第二编程命令设置qsr。这里，在步骤s1201中，在经过读取等待时间tdr之前，存储器控制器1200可从主机2000接收第四编程命令。在步骤s1202中，存储器控制器1200可等待而不针对先前输入的第二编程命令设置qsr且不针对第四编程命令设置qsr，直到经过读取等待时间tdr。在步骤s1203中经过读取等待时间tdr之后，在步骤s1204中，存储器控制器1200可针对比第四编程命令更早输入的第二编程命令设置qsr。

在步骤s1205中，在对应于第三读取命令的读取操作完成之后，存储器控制器1200可控制存储器装置1100，使得存储器装置1100执行对应于第二编程命令的编程操作，并且可清除针对第二编程命令的qsr。在步骤s1206中，在清除针对第二编程命令的qsr之后，存储器控制器1200可在写入等待时间tdw期间进行等待而不针对第四编程命令设置qsr。在这种情况下，在步骤s1301中，在经过写入等待时间tdw之前，存储器控制器1200可从主机2000接收第五读取命令。在这种情况下，在步骤s1302中，存储器控制器1200可针对第五读取命令设置qsr。

在步骤s1303中，在对应于第二编程命令的编程操作完成之后，存储器控制器1200可控制存储器装置1100，使得存储器装置1100执行对应于第五读取命令的读取操作，可清除针对第五读取命令的qsr，并且然后可在针对第四编程命令设置qsr之前等待读取等待时间tdr。在步骤s1304中，如果在经过读取等待时间tdr之前未接收到新的读取命令，则存储器控制器1200可在经过读取等待时间tdr之后针对第四编程命令设置qsr。

最后，在步骤s1305中，在对应于第五读取命令的读取操作完成之后，存储器控制器1200可控制存储器装置1100，使得存储器装置1100执行对应于第四编程命令的编程操作，并且可清除针对第四编程命令的qsr。最后，在步骤s1306中，可完成对应于第四编程命令的编程操作。

图15是示出包括图9所示的存储器控制器的存储器系统的应用示例的示图。

参照图15，存储器系统30000可包括在移动电话、智能电话、平板电脑、个人数字助理(pda)或无线通信装置中。存储器系统30000可包括存储器装置1100和能够控制存储器装置1100的操作的存储器控制器1200。存储器控制器1200可在处理器3100的控制下控制存储器装置1100的数据存取操作，例如编程操作、擦除操作或读取操作。

编程在存储器装置1100中的数据可在存储器控制器1200的控制下通过显示器3200输出。

无线电收发器3300可通过天线ant发送和接收无线电信号。例如，无线电收发器3300可将通过天线ant接收的无线电信号改变为可由处理器3100处理的信号。因此，处理器3100可处理从无线电收发器3300输出的信号，并将处理后的信号传输到存储器控制器1200或显示器3200。存储器控制器1200可将由处理器3100处理的信号编程到存储器装置1100。此外，无线电收发器3300可将从处理器3100输出的信号改变为无线电信号，并且通过天线ant将改变后的无线电信号输出到外部装置。输入装置3400可用于输入用于控制处理器3100的操作的控制信号或待由处理器3100处理的数据。输入装置3400可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。处理器3100可控制显示器3200的操作，使得从存储器控制器1200输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据通过显示器3200输出。

在实施例中，能够控制存储器装置1100的操作的存储器控制器1200可被实施为处理器3100的一部分或与处理器3100分开设置的芯片。

图16是示出包括图9所示的存储器控制器的存储器系统的应用示例的示图。

参照图16，存储器系统40000可包括在个人计算机、平板电脑、上网本、电子阅读器、个人数字助理(pda)、便携式多媒体播放器(pmp)、mp3播放器或mp4播放器中。

存储器系统40000可包括存储器装置1100和能够控制存储器装置1100的数据处理操作的存储器控制器1200。

处理器4100可根据从输入装置4200输入的数据通过显示器4300输出存储在存储器装置1100中的数据。例如，输入装置4200可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。

处理器4100可控制存储器系统40000的全部操作，并且控制存储器控制器1200的操作。在实施例中，能够控制存储器装置1100的操作的存储器控制器1200可被实施为处理器4100的一部分或与处理器4100分开设置的芯片。

图17是示出包括图9所示的存储器控制器的存储器系统的应用示例的示图。

参照图17，存储器系统50000可包括在例如数码相机、配备有数码相机的便携式电话、配备有数码相机的智能电话或配备有数码相机的平板电脑的图像处理装置中。

存储器系统50000可包括存储器装置1100和能够控制存储器装置1100的例如编程操作、擦除操作或读取操作的数据处理操作的存储器控制器1200。

存储器系统50000的图像传感器5200可将光学图像转换为数字信号。转换后的数字信号可被传输到处理器5100或存储器控制器1200。在处理器5100的控制下，转换后的数字信号可通过显示器5300输出，或通过存储器控制器1200存储在存储器装置1100中。存储在存储器装置1100中的数据可在处理器5100或存储器控制器1200的控制下通过显示器5300输出。

在实施例中，能够控制存储器装置1100的操作的存储器控制器1200可被实施为处理器5100的一部分或与处理器5100分开设置的芯片。

图18是示出包括图9所示的存储器控制器的存储器系统的应用示例的示图。

参照图18，存储器系统70000可包括在存储卡或智能卡中。存储器系统70000可包括存储器装置1100、存储器控制器1200和卡接口7100。

存储器控制器1200可控制存储器装置1100和卡接口7100之间的数据交换。在实施例中，卡接口7100可以是安全数字(sd)卡接口或多媒体卡(mmc)接口，但不限于此。

卡接口7100可根据主机60000的协议来接口连接主机60000和存储器控制器1200以进行数据交换。在实施例中，卡接口7100可支持通用串行总线(usb)协议和芯片间(ic)-usb协议。这里，卡接口可指能够支持主机60000使用的协议的硬件、安装在硬件中的软件或者信号传输方法。

当存储器系统70000连接到诸如个人电脑、平板电脑、数码相机、数字音频播放器、移动电话、控制台视频游戏硬件或数字机顶盒的主机60000的主机接口6200时，主机接口6200可在微处理器6100的控制下通过卡接口7100和存储器控制器1200与存储器装置1100进行数据通信。

本公开可在存储器系统的操作中将针对编程命令设置qsr延迟预定等待时间，并且当在等待时间期间输入读取命令时，可在针对编程命令设置qsr之前首先针对读取命令设置qsr，从而改善存储器系统的读取延迟。

本文已经公开了实施例的示例，并且尽管使用了特定的术语，但是它们仅以一般的和描述性的意义来使用并理解，而不用于限制的目的。在一些情况下，从本申请提交起，对于本领域普通技术人员而言显而易见的是，除非另外明确指出，否则结合特定实施例描述的特征、特性和/或元件可单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如所附权利要求中阐述的本公开的实质和范围的情况下，可在形式和细节上进行各种修改。