半导体存储器设备、存储器模块和包括其的系统的制作方法

本申请要求于2017年6月20日向韩国知识产权局提交的申请号为10-2017-0077692的韩国专利申请的优先权，其整体通过引用并入本文。

各个实施例总体涉及一种半导体技术，并且更特别地，涉及一种半导体存储器设备、存储器模块以及系统。

背景技术

一般的计算机系统可以包括处理器和存储器。处理器和存储器可以被安装到包括信号传输线的主板上并且可以执行数据通信。多个存储器设备可以以模块类型被配置并且被安装到主板上。当存储器被用于诸如服务器的系统中时，存储器可以采用镜像模式以提高服务器的可靠性。在服务器中，由于系统应当被稳定地管理，因此操作可靠性被认为是非常重要的因素。作为用于提高服务器可靠性的ras(可靠性、可用性和可服务性)特征中的一个，镜像模式是确保可靠性所需的必要操作中的一个。通常，为了执行镜像模式，由于应当在处理器和存储器之间使用附加通道或附加接口芯片，因此配置系统的成本不可避免地增加。并且，由于当执行镜像模式时，不能同时执行ras特征中的另一种操作模式，因此存在限制。

技术实现要素：

在实施例中，可以提供一种半导体存储器设备。半导体存储器设备可以包括第一存储器设备。半导体存储器设备可以包括第二存储器设备。在第一操作模式中，第一存储器设备和第二存储器设备可以独立地执行写入操作和读取操作。第一存储器设备可以执行写入操作和读取操作。在第二操作模式中，第二存储器设备可以利用第一存储器设备执行写入操作。在第三操作模式中，第二存储器设备可以代替第一存储器设备执行写入操作和读取操作。

在实施例中，可以提供一种系统。系统可以包括具有第一存储器设备和第二存储器设备的半导体存储器设备。系统可以包括可操作以访问半导体存储器设备以执行数据输入/输出操作的外部设备。在第一操作模式中半导体存储器设备可以通过第一存储器设备利用外部设备执行数据输入/输出操作。在第二操作模式中半导体存储器设备可以通过第一存储器设备和第二存储器设备利用外部设备执行数据输入/输出操作。在第三操作模式中半导体存储器设备可以通过第二存储器设备利用外部设备执行数据输入/输出操作。

在实施例中，可以提供一种半导体存储器设备。半导体存储器设备可以包括第一存储器设备。半导体存储器设备可以包括第二存储器设备。第一存储器设备可以包括第一命令电路，其基于命令信号和第一芯片选择信号来激活第一存储器设备以允许第一存储器设备执行数据输入/输出操作。第二存储器设备可以包括第二命令电路，其基于命令信号、第一芯片选择信号和第二芯片选择信号来激活第二存储器设备以允许第二存储器设备执行数据输入/输出操作。

附图说明

图1是示出根据实施例的系统配置示例的代表示图。

图2是示出根据实施例的半导体存储器设备配置示例的代表的示图。

图3a是示出图2所示的第二命令电路配置示例的代表的示图。

图3b是示出图2所示的第一命令电路配置示例的代表的示图。

图4a是示出图3a所示的芯片选择信号发生器配置示例的代表的示图。

图4b是示出图3b所示的芯片选择信号发生器配置示例的代表的示图。

图5a是示出图2所示的第二数据电路配置示例的代表的示图。

图5b是示出图2所示的第一数据电路配置示例的代表的示图。

具体实施方式

在下文中，以下将通过实施例的各种示例参照附图描述能够执行各种操作模式的半导体存储器设备、存储器模块和包括其的系统。

图1是示出根据实施例的系统1的示例性配置的代表的示图。参照图1，系统1可以包括存储器模块110和外部设备120。存储器模块110可以利用外部设备120执行数据输入和输出(输入/输出)操作。存储器模块110可以包括用于利用外部设备120执行数据输入/输出操作的至少一个半导体存储器设备。虽然在图1中示出存储器模块110包括四个半导体存储器设备101、102、103和104，但是其并不旨在限制半导体存储器设备的数量。半导体存储器设备101、102、103和104可以被安装到模块基板111，并且可以通过形成在模块基板111中的模块引脚112和信号线(未示出)与外部设备120电联接。半导体存储器设备101、102、103和104中的每一个可以通过形成独立的存储列(rank)或通道来与外部设备120通信，或者至少两个半导体器设备可以通过形成一个存储列或通道来与外部设备120通信。

外部设备120可以通过与存储器模块110通信来执行数据输入/输出操作。外部设备120可以通过访问半导体存储器设备101、102、103和104来执行数据输入/输出操作。外部设备120可以是用于控制存储器模块110和半导体存储器设备101、102、103和104的主机设备。主机设备可以包括中央处理单元(cpu)、图形处理单元(gpu)、多媒体处理器(mmp)、数字信号处理器(dsp)或存储器控制器。进一步地，主机设备可以通过组合诸如应用处理器(ap)的具有各种功能的处理器芯片被实现为片上系统的形式。外部设备120可以是测试设备。外部设备120可以通过向存储器模块110提供各种信号来利用存储器模块110执行数据输入/输出操作。外部设备120可以将命令信号ca、地址信号、时钟信号clk、芯片选择信号cs和数据dq传输到存储器模块110，并且可以接收从存储器模块110输出的数据dq。在实施例中，命令信号和地址信号可以被传输作为一个信号，并且在本说明书中，一个信号可以被称为命令信号ca。外部设备120可以通过多个通道与存储器模块110联接。外部设备120可以通过多个总线将命令信号ca、时钟信号clk、芯片选择信号cs和数据dq传输到存储器模块110或者从存储器模块110接收数据dq。传输命令信号ca、时钟信号clk和芯片选择信号cs的总线可以是单向通信总线，传输数据dq的总线可以是双向通信总线。

参照图1，半导体存储器设备101、102、103和104中的每一个可以包括至少两个存储器设备。存储器设备中的每一个可以包括易失性存储器设备或非易失性存储器设备。易失性存储器设备可以包括sram(静态ram)、dram(动态ram)或sdram(同步dram)，并且非易失性存储器设备可以包括rom(只读存储器)、prom(可编程rom)、eeprom(电可擦除可编程rom)、eprom(电可编程rom)、闪速存储器、pram(相变ram)、mram(磁性ram)、rram(电阻式ram)或fram(铁电ram)。通过代表性地描述半导体存储器设备101，半导体存储器设备101可以包括第一存储器设备im和第二存储器设备dm。第一存储器设备im可以是独立的存储器设备，并且第二存储器设备dm可以是从属的存储器设备。半导体存储器设备101可以执行各种操作模式。例如，半导体存储器设备101可以执行第一操作模式、第二操作模式和第三操作模式。第一操作模式可以是正常操作模式。在第一操作模式中，第一存储器设备im和第二存储器设备dm中的每一个可以独立地执行数据输入/输出操作。在第一操作模式中外部设备120可以单独(individually)访问第一存储器设备im和第二存储器设备dm。第二操作模式可以是镜像模式。在第二操作模式中，第一存储器设备im可以独立地执行数据输入/输出操作，并且第二存储器设备dm可以不独立地执行数据输入/输出操作并且可以执行第一存储器设备im的镜像操作。第二存储器设备dm可以用作第一存储器设备im的镜像存储器设备。镜像操作是用于提高半导体存储器设备101的操作可靠性的操作。例如，第二存储器设备dm可以存储与存储在第一存储器设备im中的数据相同的数据。为在第一存储器设备im中发生意外错误并因此正确数据未被存储的情况做准备，第二存储器设备dm可以预先存储相同的数据。第三操作模式可以是备用模式。在第一存储器设备im中发生无法通过冗余装置和ecc(错误检查和校正)装置修复的错误的情况下，半导体存储器设备101可以以第三操作模式操作。在第三操作模式中，第二存储器设备dm可以用作第一存储器设备im的备用存储器设备。在第三操作模式中，第二存储器设备dm可以代替第一存储器设备im利用外部设备120执行数据输入/输出操作。

其中数据从外部设备120被传输到半导体存储器设备101并被存储在其中的数据输入操作可以是写入操作，并且可以以混合方式使用具有基本上相同含义的数据输入操作和写入操作。其中存储在半导体存储器设备101中的数据被传输到外部设备120的数据输出操作可以是读取操作，并且可以以混合方式使用具有基本上相同含义的数据输出操作和读取操作。外部设备120可以提供芯片选择信号cs以访问半导体存储器设备101。作为能够激活半导体存储器设备101的存储器设备的信号的芯片选择信号cs可以是从外部设备120提供给半导体存储器设备101的信号。为了执行写入操作，外部设备120可以将命令信号ca和数据dq提供给半导体存储器设备101。为了执行读取操作，外部设备120可以将命令信号ca提供给半导体存储器设备101，并且可以接收从半导体存储器设备101输出的数据dq。外部设备120可以提供包括与半导体存储器设备101的各种操作模式有关的信息的命令信号ca以设置各种操作模式。命令信号ca可以包括关于第一操作模式至第三操作模式的信息。当接收到包括关于第一操作模式的信息的命令信号ca时，半导体存储器设备101可以执行正常模式，当接收到包括关于第二操作模式的信息的命令信号ca时，半导体存储器设备101可以执行镜像模式，并且当接收到包括关于第三操作模式的信息的命令信号ca时，半导体存储器设备101可以执行备用模式。

图2是示出根据实施例的半导体存储器设备200的示例性配置的代表的示图。半导体存储器设备200可以被应用为图1所示的半导体存储器设备101、102、103和104中的每一个。在图2中，半导体存储器设备200可以包括第一存储器设备210和第二存储器设备220。第一存储器设备210可以用作图1所示的第一存储器设备im，并且第二存储器设备220可以用作图1所示的第二存储器设备dm。半导体存储器设备200可以通过由图1所示的外部设备120访问来执行数据输入/输出操作。为了执行数据输入/输出操作，半导体存储器设备200可以从外部设备120接收命令信号ca和芯片选择信号cs，并且可以从外部设备120接收数据dq或者将数据dq输出到外部设备120。第一存储器设备210和第二存储器设备220可以共同接收命令信号ca和数据dq。

半导体存储器设备200可以以各种操作模式操作。半导体存储器设备200可以基于命令信号ca来执行第一操作模式、第二操作模式和第三操作模式。外部设备120可以将第一芯片选择信号cs1和第二芯片选择信号cs2提供给半导体存储器设备200。第一存储器设备210和第二存储器设备220可以形成彼此独立的存储列或通道。第一芯片选择信号cs1可以是由外部设备120提供给半导体存储器设备200以访问第一存储列或通道的芯片选择信号，并且第二芯片选择信号cs2可以是由外部设备120提供给半导体存储器设备200以访问第二存储列或通道的芯片选择信号。

半导体存储器设备200可以基于命令信号ca来执行第一操作模式至第三操作模式。在第一操作模式中，第一存储器设备210和第二存储器设备220可以彼此独立地配置存储列或通道，并且可以独立地执行写入操作和读取操作。外部设备120可以提供第一芯片选择信号cs1以利用第一存储器设备210执行数据输入/输出操作，并且可以提供第二芯片选择信号cs2以利用第二存储器设备220执行数据输入/输出操作。在第二操作模式中，第一存储器设备210可以利用外部设备120执行写入操作和读取操作，并且第二存储器设备220可以利用外部设备120执行写入操作。在第二操作模式中，第二存储器设备220可以不利用外部设备120执行读取操作。在第二操作模式中，外部设备120可以仅访问第一存储器设备210，并且可以仅提供第一芯片选择信号cs1。在第二操作模式中，外部设备120可以不提供第二芯片选择信号cs2。在第二操作模式中，即使外部设备120仅访问第一存储器设备210，半导体存储器设备200也使第二存储器设备220利用第一存储器设备210执行写入操作。在第三操作模式中，第二存储器设备220可以利用外部设备120执行写入操作和读取操作。在第三操作模式中，第二存储器设备220可以代替第一存储器设备210执行写入操作和读取操作。在第三操作模式中，外部设备120可以仅访问第一存储器设备210，并且可以仅提供第一芯片选择信号cs1。在第三操作模式中，外部设备120可以不提供第二芯片选择信号cs2。在第三操作模式中，即使外部设备120访问第一存储器设备210，半导体存储器设备200也使第二存储器设备220代替第一存储器设备210执行写入操作和读取操作。

参照图2，第一存储器设备210可以包括第一数据存储区域211、第一命令电路212和第一数据电路213。第二存储器设备220可以包括第二数据存储区域221、第二命令电路222和第二数据电路223。第一数据存储区域211和第二数据存储区域221可以是包括多个存储器单元的存储器单元阵列。第一数据存储区域211和第二数据存储区域221可以将从外部设备120传输的数据dq存储在存储器单元阵列中。第一命令电路212和第二命令电路222可以分别接收命令信号ca和分配的芯片选择信号cs1和cs2。第一命令电路212可以接收命令信号ca和第一芯片选择信号cs1。第二命令电路222可以接收命令信号ca和第二芯片选择信号cs2。在实施例中，第二命令电路222可以进一步接收第一芯片选择信号cs1。第一命令电路212基于命令信号ca和第一芯片选择信号cs1来激活第一存储器设备210，使得第一存储器设备210可以执行数据输入/输出操作。第一命令电路212可以基于与操作模式相关的命令信号ca来设置第一操作模式至第三操作模式中的任何一个操作模式，并且可以基于命令信号ca和第一芯片选择信号cs1生成内部命令信号icmd1。第二命令电路222基于命令信号ca、第一芯片选择信号cs1和第二芯片选择信号cs2来激活第二存储器设备220，使得第二存储器设备220可以执行数据输入/输出操作。第二命令电路222可以基于与操作模式相关的命令信号ca来设置第一操作模式至第三操作模式中的任何一个操作模式，并且可以基于命令信号ca、第一芯片选择信号cs1和第二芯片选择信号cs2生成内部命令信号icmd2。

第一数据电路213和第二数据电路223可以与外部设备120联接，并且可以从外部设备120接收数据dq或者将数据dq输出到外部设备120。第一数据电路213和第二数据电路223可以基于内部命令信号icmd1和icmd2分别执行写入操作和读取操作。当内部命令信号icmd1和icmd2包括关于写入操作的信息时，第一数据电路213和第二数据电路223可以接收从外部设备120传输的数据dq并且将接收的数据dq存储在第一数据存储区域211和第二数据存储区域221中。当内部命令信号icmd1和icmd2包括关于读取操作的信息时，第一数据电路213和第二数据电路223可以输出存储在第一数据存储区域211和第二数据存储区域221中的数据，并且可以将输出的数据传输到外部设备120。

第一命令电路212可以基于命令信号ca生成开关控制信号sw1，并且第二命令电路222可以基于命令信号ca生成开关控制信号sw2。开关控制信号sw1可以被提供给第一数据电路213并且控制第一数据电路213的写入操作和读取操作。开关控制信号sw2可以被提供给第二数据电路223并且控制第二数据电路223的写入操作和读取操作。稍后将描述开关控制信号sw1和sw2以及数据电路213和223的操作。

图3a是示出图2所示的第二命令电路222的配置的示例的代表的示图，并且图3b是示出图2所示的第一命令电路212的配置的示例的代表的示图。参照图3a，第二命令电路222可以基于命令信号ca、第一芯片选择信号cs1和第二芯片选择信号cs2生成激活第二存储器设备220的第二内部芯片选择信号ics2。在第一操作模式中第二命令电路222可以基于命令信号ca和第二芯片选择信号cs2生成第二内部芯片选择信号ics2。在第二操作模式中第二命令电路222可以基于命令信号ca和第一芯片选择信号cs1生成第二内部芯片选择信号ics2。在第三操作模式中第二命令电路222可以基于命令信号ca和第一芯片选择信号cs1生成第二内部芯片选择信号ics2。例如，在第二操作模式和第三操作模式中第二命令电路222可以基于命令信号ca和第一芯片选择信号cs1使能(enable)第二内部芯片选择信号ics2。

参照图3a，第二命令电路222可以包括控制电路310a、芯片选择信号发生器320a和命令解码器330a。控制电路310a可以从外部设备120接收命令信号ca。命令信号ca可以是包括与第一操作模式至第三操作模式相关的信息以设置半导体存储器设备200的操作模式的命令信号。控制电路310a可以基于命令信号ca生成芯片选择控制信号sel<0:1>。控制电路310a可以包括寄存器311a。寄存器311a可以根据第一操作模式至第三操作模式存储芯片选择控制信号sel<0:1>的逻辑电平。例如，在第一操作模式至第三操作模式中寄存器311a可以基于命令信号ca输出具有不同逻辑电平的芯片选择控制信号sel<0:1>。芯片选择控制信号sel<0:1>可以包括多个位，并且芯片选择控制信号sel<0：1>的位数可以根据包括在半导体存储器设备中的存储器设备的数量而改变。例如，在半导体存储器设备包括两个存储器设备的情况下，芯片选择控制信号可以是2位信号。在半导体存储器设备包括至少三个存储器设备的情况下，芯片选择控制信号的位的数量可以至少为3。

芯片选择信号发生器320a可以接收芯片选择控制信号sel<0:1>、第一芯片选择信号cs1和第二芯片选择信号cs2。芯片选择信号发生器320a可以基于芯片选择控制信号sel<0:1>、第一芯片选择信号cs1和第二芯片选择信号cs2生成第二内部芯片选择信号ics2。在第一操作模式中芯片选择信号发生器320a可以基于芯片选择控制信号sel<0:1>从第二芯片选择信号cs2生成第二内部芯片选择信号ics2。在第二操作模式中芯片选择信号发生器320a可以基于芯片选择控制信号sel<0:1>从第一芯片选择信号cs1生成第二内部芯片选择信号ics2。在第三操作模式中芯片选择信号发生器320a可以基于芯片选择控制信号sel<0:1>从第一芯片选择信号cs1生成第二内部芯片选择信号ics2。

控制电路310a可以基于命令信号ca进一步生成第一开关控制信号sw21和第二开关控制信号sw22。第一开关控制信号sw21和第二开关控制信号sw22可以控制第二数据电路223，并且稍后将对其进行详细描述。寄存器311a可以根据操作模式存储第一开关控制信号sw21的逻辑电平和第二开关控制信号sw22的逻辑电平。寄存器311a可以基于命令信号ca，根据第一操作模式至第三操作模式输出具有不同逻辑电平的第一开关控制信号sw21和第二开关控制信号sw22。

命令解码器330a可以接收第二内部芯片选择信号ics2和命令信号ca。命令信号ca可以包括与半导体存储器设备200可执行的各种操作有关的信息。例如，命令信号ca不仅可以包括与写入操作和读取操作相关的信息，而且还包括与半导体存储器设备200的激活操作、预充电操作和刷新操作有关的信息。当第二内部芯片选择信号ics2被使能时，命令解码器330a可以解码命令信号ca并且生成内部命令信号icmd2。

参照图3b，第一命令电路212可以基于命令信号ca和第一芯片选择信号cs1来生成激活第一存储器设备210的第一内部芯片选择信号ics1。在第一操作模式中第一命令电路212可以基于命令信号ca和第一芯片选择信号cs1生成第一内部芯片选择信号ics1。在第二操作模式中第一命令电路212可以基于命令信号ca和第一芯片选择信号cs1生成第一内部芯片选择信号ics1。在第三操作模式中第一命令电路212基于命令信号ca可以不生成第一内部芯片选择信号ics1。在第三操作模式中即使第一芯片选择信号cs1被使能，第一命令电路212也可以去使能(disable)第一内部芯片选择信号ics1。

参照图3b，第二命令电路212可以包括控制电路310b、芯片选择信号发生器320b和命令解码器330b。控制电路310b可以从外部设备120接收命令信号ca。命令信号ca可以是包括与第一操作模式至第三操作模式相关的信息以设置半导体存储器设备200的操作模式的命令信号。控制电路310b可以基于命令信号ca生成芯片选择控制信号sel<0:1>。控制电路310b可以包括寄存器311b。寄存器311b可以根据第一操作模式至第三操作模式存储芯片选择控制信号sel<0:1>的逻辑电平。例如，在第一操作模式至第三操作模式中寄存器311b可以基于命令信号ca输出具有不同逻辑电平的芯片选择控制信号sel<0:1>。

芯片选择信号发生器320b可以接收芯片选择控制信号sel<0:1>和第一芯片选择信号cs1。芯片选择信号发生器320b可以基于芯片选择控制信号sel<0:1>和第一芯片选择信号cs1生成第一内部芯片选择信号ics1。由于芯片选择信号发生器320b可以被制造为具有与图3a中所示的芯片选择信号发生器320a相同的结构，芯片选择信号发生器320b可以另外接收预定电压vss以与芯片选择信号发生器320a接收第一芯片选择信号cs1相对应。当第一内部芯片选择信号ics1处于去使能状态时，预定电压vss可以具有对应于逻辑电平的电压电平，并且可以例如是接地电压。在第一操作模式中芯片选择信号发生器320b可以基于芯片选择控制信号sel<0:1>从第一芯片选择信号cs1生成第一内部芯片选择信号ics1。在第二操作模式中芯片选择信号发生器320b可以基于芯片选择控制信号sel<0:1>从第一芯片选择信号cs1生成第一内部芯片选择信号ics1。在第三操作模式中芯片选择信号发生器320b可以基于芯片选择控制信号sel<0:1>从预定电压vss生成第一内部芯片选择信号ics1。

控制电路310b可以基于命令信号ca进一步生成第一开关控制信号sw11和第二开关控制信号sw12。第一开关控制信号sw11和第二开关控制信号sw12可以控制第一数据电路213，并且稍后将对其进行详细描述。寄存器311b可以根据操作模式存储第一开关控制信号sw11的逻辑电平和第二开关控制信号sw12的逻辑电平。基于命令信号ca，寄存器311b可以根据第一操作模式至第三操作模式输出具有不同逻辑电平的第一开关控制信号sw11和第二开关控制信号sw12。

命令解码器330b可以接收第一内部芯片选择信号ics1和命令信号ca。命令信号ca可以包括与半导体存储器设备200可以执行的各种操作有关的信息。当第一内部芯片选择信号ics1被使能时，命令解码器330b可以解码命令信号ca并且生成内部命令信号icmd1。

图4a是示出图3a中所示的第二命令电路222的芯片选择信号发生器320a的配置的示例的代表的示图，并且图4b是示出图3b中所示的第一命令电路212的芯片选择信号发生器320b的配置的示例的代表的示图。参照图4a，芯片选择信号发生器320a可以包括执行逻辑操作的逻辑运算器。例如，芯片选择信号发生器320a可以包括and运算器和or运算器。在实施例中，例如，芯片选择信号发生器320a可以包括第一and门411、第二and门412和or门413。然而，可以修改实施相同功能或操作所需的一个逻辑门或多个逻辑门的配置。即，根据具体情况，一种类型的操作的逻辑门配置和用于相同类型的操作的另一逻辑门配置可以彼此代替。如果需要，可以应用各种逻辑门来实施配置。再次参照图4a，第一and门411可以接收芯片选择控制信号sel<0:1>的第一位sel<0>和第一芯片选择信号cs1。第二and门412可以接收芯片选择控制信号sel<0:1>的第二位sel<1>和第二芯片选择信号cs2。or门413可以接收第一and门411和第二and门412的输出并且生成第二内部芯片选择信号ics2。因此，基于芯片选择控制信号sel<0:1>的电平，芯片选择信号发生器320a可以从第一芯片选择信号cs1和第二芯片选择信号cs2生成第二内部芯片选择信号ics2。参照图4b，芯片选择信号发生器320b可以包括执行逻辑操作的逻辑运算器。例如，芯片选择信号发生器320b可以包括and运算器和or运算器。在实施例中，例如，芯片选择信号发生器320b可以包括第一and门421、第二and门422和or门423。然而，可以修改实施相同功能或操作所需的一个逻辑门或多个逻辑门的配置。即，根据具体情况，一种类型的操作的逻辑门配置和用于相同类型的操作的另一逻辑门配置可以彼此代替。如果需要，可以应用各种逻辑门来实施配置。再次参照图4b，第一and门421可以接收芯片选择控制信号sel<0:1>的第一位sel<0>和预定电压vss。第二and门422可以接收芯片选择控制信号sel<0:1>的第二位sel<1>和第一芯片选择信号cs1。or门423可以接收第一and门421和第二and门422的输出并且生成第一内部芯片选择信号ics1。因此，基于芯片选择控制信号sel<0:1>的电平，芯片选择信号发生器320b可以从第一芯片选择信号cs1和预定电压vss生成第一内部芯片选择信号ics1。

图5a是示出图2所示的第二数据电路223和第二数据存储区域221的配置的示例的代表的示图，并且图5b是示出图2所示的第一数据电路213和第一数据存储区域211的配置的示例的代表的示图。参照图5a，第二数据电路223可以包括数据输入路径510a和数据输出路径520a。作为用于执行第二存储器设备220的写入操作的路径的数据输入路径510a可以包括数据接收器(rx)511a和第一开关512a。作为用于执行第二存储器设备220读取操作的路径的数据输出路径520a可以包括数据传输器(tx)521a和第二开关522a。数据接收器511a可以与外部设备120联接并且接收从外部设备120传输的数据dq。数据接收器511a可以将接收的数据提供给第二数据存储区域221并且将接收的数据存储在第二数据存储区域221中。数据传输器521a可以与外部装置120联接并且将数据dq传输到外部设备120。数据传输器521a可以将从第二数据存储区域221输出的数据传输到外部设备120。第一开关512a可以根据操作模式来阻断数据输入路径510a。第一开关512a可以基于第一开关控制信号sw21而被导通。当第一开关控制信号sw21处于使能状态时，第一开关512a可以被导通并且激活数据输入路径510a。因此，第二存储器设备220可以执行数据输入操作和/或写入操作。当第一开关控制信号sw21处于去使能状态时，第一开关512a可以被关断并且阻断数据输入路径510a。因此，第二存储器设备220可以不执行数据输入操作和/或写入操作。第二开关522a可以根据操作模式来阻断数据输出路径520a。第二开关522a可以基于第二开关控制信号sw22而导通。当第二开关控制信号sw22处于使能状态时，第二开关522a可以被导通并且激活数据输出路径520a。因此，第二存储器设备220可以执行数据输出操作和/或读取操作。当第二开关控制信号sw22处于去使能状态时，第二开关522a可以被关断并且阻断数据输出路径520a。因此，第二存储器设备220可以不执行数据输出操作和/或读取操作。

第二数据电路223可以进一步包括比较器531和警报传输器(tx)532。比较器531和警报传输器532可以检测半导体存储器设备200中是否已经发生错误，并且可以将检测的信息传输到外部设备120。比较器531可以将数据输入路径510a上的数据和数据输出路径520a上的数据进行比较，并且当数据输入路径510a上的数据和数据输出路径520a上的数据彼此不同时可以生成检测信号mis。警报传输器532可以输出检测信号mis作为警报信号alert。警报信号alert可以被传输到外部设备120。当半导体存储器设备200以第二操作模式操作时，第一存储器设备210和第二存储器设备220中的每一个可以存储从外部设备120传输的数据dq。半导体存储器设备200可以将存储在第一存储器设备210中的数据与存储在第二存储器设备220中的数据进行比较以验证可靠性。存储在第一存储器设备210中的数据可以被传输到第二存储器设备220并且通过数据接收器511a被输入到数据输入路径510a，并且从第二存储器设备220的第二数据存储区域221输出的数据可以存在于数据输出路径520a上。在数据输入路径510a上的数据和数据输出路径520a上的数据彼此相同的情况下，可以确定尚未发生错误。在数据输入路径510a上的数据和数据输出路径520a上的数据彼此不同的情况下，可以确定已经发生错误并且比较器531可以生成检测信号mis。警报传输器532可以将警报信号alert传输到外部设备120，并且外部设备120可以识别已经发生半导体存储器设备200的可靠性问题。

参照图5b，第一数据电路213可以具有与图5a所示的第二数据电路223基本相同的配置。第一数据电路213可以包括数据输入路径510b和数据输出路径520b，其中数据输入路径510b包括数据接收器(rx)511b和第一开关512b，数据输出路径520b包括数据传输器(tx)521b和第二开关522b。第一开关512b可以基于第一开关控制信号sw11而导通。第一开关512b可以激活或阻断数据输入路径510b。第二开关522b可以基于第二开关控制信号sw12而导通。第二开关522b可以激活或阻断数据输出路径520b。与第二数据电路223不同，第一数据电路213可以不包括对应于比较器531和警报传输器532的部件。在半导体进程中，在第一数据电路213和第二数据电路223被制造为具有相同结构的情况下，可以被包括在第一数据电路213中的比较器和警报传输器的默认状态可以是停用状态。

下表表示根据待由半导体存储器设备200执行的操作模式的芯片选择控制信号sel<0:1>的逻辑电平和内部芯片选择信号ics1和ics2的逻辑电平，以及开关控制信号sw11、sw12、sw21和sw22的逻辑电平。以下将参照下表和图1至图5b描述根据实施例的半导体存储器设备200的操作和系统1的操作。进一步地，信号的逻辑电平可以与所描述情况不同或相反。例如，被描述为具有逻辑“高”(即，h)电平的信号可以可选地具有逻辑“低”(即，l)电平，并且被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。

第一操作模式(正常模式)

半导体存储器设备200可以通过从外部设备120接收与第一操作模式相关的命令信号ca来执行第一操作模式。在作为正常模式的第一操作模式中，第一存储器设备210和第二存储器设备220中的每一个可以独立地执行数据输入/输出操作。基于与第一操作模式相关的命令信号ca，第一命令电路212的控制电路310b和第二命令电路222的控制电路310a可以在逻辑低电平输出芯片选择控制信号sel<0:1>的第一位sel<0>并且可以在逻辑高电平输出芯片选择控制信号sel<0:1>的第二位sel<1>。因此，第一命令电路212的芯片选择信号发生器320b可以基于芯片选择控制信号sel<0:1>从第一芯片选择信号cs1生成第一内部芯片选择信号ics1。第二命令电路222的芯片选择信号发生器320a可以基于芯片选择控制信号sel<0:1>从第二芯片选择信号cs2生成第二内部芯片选择信号ics2。第一命令电路212的控制电路310b可以在逻辑高电平输出第一开关控制信号sw11和第二开关控制信号sw12。第二命令电路222的控制电路310a可以在逻辑高电平输出第一开关控制信号sw21和第二开关控制信号sw22。因此，第一数据电路213的数据输入路径510b和数据输出路径520b可以被激活，并且第二数据电路223的数据输入路径510a和数据输出路径520a可以被激活。因此，第一存储器设备210和第二存储器设备220可以处于它们可以彼此独立地执行数据输入/输出操作的状态。外部设备120可以提供被使能的第一芯片选择信号cs1以访问第一存储器设备210，并且可以提供被使能的第二芯片选择信号cs2以访问第二存储器设备220。

第二操作模式(镜像模式)

半导体存储器设备200可以通过从外部设备120接收与第二操作模式相关的命令信号ca来执行第二操作模式。在作为镜像模式的第二操作模式中，第一存储器设备210可以执行数据输入/输出操作，而第二存储器设备220可以不独立地执行数据输入/输出操作。在第二操作模式中，第二存储器设备220可以执行存储与第一存储器设备210中存储的数据相同的数据的数据输入操作，并且可以不执行数据输出操作。基于与第二操作模式相关的命令信号ca，第一命令电路212的控制电路310b和第二命令电路222的控制电路310a可以在逻辑高电平输出芯片选择控制信号sel<0:1>的第一位sel<0>并且可以在逻辑高电平处输出芯片选择控制信号sel<0:1>的第二位sel<1>。虽然寄存器311b和311a在第一操作模式中保持芯片选择控制信号sel<0:1>的逻辑电平，但是当接收到与第二操作模式相关的命令信号ca时，寄存器311b和311a可以将芯片选择控制信号sel<0:1>的逻辑电平触发为逻辑高电平。因此，第一命令电路212的芯片选择信号发生器320b可以基于芯片选择控制信号sel<0:1>从第一芯片选择信号cs1生成第一内部芯片选择信号ics1。第二命令电路222的芯片选择信号发生器320a可以基于芯片选择控制信号sel<0:1>从第一芯片选择信号cs1生成第二内部芯片选择信号ics2。

第一命令电路212的控制电路310b可以在逻辑高电平输出第一开关控制信号sw11和第二开关控制信号sw12。第二命令电路222的控制电路310a可以在逻辑高电平输出第一开关控制信号sw21并且可以在逻辑低电平处输出第二开关控制信号sw22。因此，第一数据电路213的数据输入路径510b和数据输出路径520b可以被激活。第二数据电路223的数据输入路径510a可以被激活，但是第二数据电路223的数据输出路径520a可以被阻断。如果外部设备120提供被使能的第一芯片选择信号cs1以访问第一存储器设备210，则第一内部芯片选择信号ics1和第二内部芯片选择信号ics2均可被使能。当外部设备120提供与写入操作和数据dq有关的命令信号ca以执行数据输入操作时，从外部设备120传输的数据dq可以被同时提供给第一存储器设备210的数据输入路径510b和第二存储器设备220的数据输入路径510a，并且第一存储器设备210和第二存储器设备220可以将数据dq一起存储。半导体存储器设备200可以将存储在第一存储器设备210中的数据输出到第二存储器设备220，并且第二存储器设备220的比较器531可以将从第一存储器设备210的第一数据存储区域211输出的数据和从第二存储器设备220的第二数据存储区域221输出的数据进行比较并且生成检测信号mis。当从第一存储器设备210输出的数据和存储在第二存储器设备220中的数据彼此不同时，比较器531可以生成检测信号mis，并且警报传输器532可以将检测信号mis传输到外部设备120作为警报信号alert。

第三操作模式(备用模式)

半导体存储器设备200可以通过从外部设备120接收与第三操作模式相关的命令信号ca来执行第三操作模式。在作为备用模式的第三操作模式中，第二存储器设备220可以代替第一存储器设备210执行数据输入/输出操作。当在第一存储器设备210中已经发生无法通过冗余装置和ecc装置修复的严重错误时，半导体存储器设备200可以执行第三操作模式。在第三操作模式中，第二存储器设备220可以代替第一存储器设备210执行数据输入/输出操作。在第三操作模式中，由于不论外部设备120如何，半导体存储器设备200都执行存储器设备的备用操作，因此外部设备120不需要识别在半导体存储器设备200中的第一存储器设备210中是否已经发生错误，并且不论是否已经发生错误，外部设备120都足以访问第一存储器设备210。

基于与第三操作模式相关的命令信号ca，第一命令电路212的控制电路310b和第二命令电路222的控制电路310a可以在逻辑高电平输出芯片选择控制信号sel<0:1>的第一位sel<0>并且可以在逻辑低电平输出芯片选择控制信号sel<0:1>的第二位sel<1>。虽然寄存器311b和311a在第一操作模式或第二操作模式中保持芯片选择控制信号sel<0:1>的逻辑电平，但是当接收到与第三操作模式相关的命令信号ca时，寄存器311b和311a可以将芯片选择控制信号sel<0:1>的逻辑电平触发为逻辑高电平和逻辑低电平。因此，第一命令电路212的芯片选择信号发生器320b可以生成被去使能为逻辑低电平的第一内部芯片选择信号ics1。第二命令电路222的芯片选择信号发生器320a可以基于芯片选择控制信号sel<0:1>从第一芯片选择信号cs1生成第二内部芯片选择信号ics2。

第一命令电路212的控制电路310b可以在逻辑低电平输出第一开关控制信号sw11和第二开关控制信号sw12。第二命令电路222的控制电路310a可以在逻辑高电平输出第一开关控制信号sw21和第二开关控制信号sw22。因此，第一数据电路213的数据输入路径510b和数据输出路径520b可以被阻断。第二数据电路223的数据输入路径510a和数据输出路径520a可以被激活。当外部设备120提供使能的第一芯片选择信号cs1以访问第一存储器设备210时，第一内部芯片选择信号ics1可以保持去使能状态，并且第二内部芯片选择信号ics2可以被使能。因此，第二存储器设备220可以利用外部设备120代替第一存储器设备210执行数据输入/输出操作。

虽然上面已经描述各个实施例，但是本领域技术人员将理解，描述的实施例仅是示例。因此，本文所述的能够执行各种操作模式的半导体存储器设备、存储器模块以及包括其的系统不应当基于描述的实施例而受到限制。