用于存储连接资源的分配的装置、方法和系统以及机器可读媒体与流程
本申请案涉及存储器装置。
背景技术：
存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。
易失性存储器需要电力来维持其数据，且包含随机存取存储器(ram)、动态随机存取存储器(dram)或同步动态随机存取存储器(sdram)等等。
非易失性存储器可当不被供电时保持所存储的数据，且包含快闪存储器、只读存储器(rom)、电可擦除可编程rom(eeprom)、静态ram(sram)、可擦除可编程rom(eprom)、电阻可变存储器，例如相变随机存取存储器(pcram)、电阻式随机存取存储器(rram)、磁阻式随机存取存储器(mram)或3dxpointtm存储器等等。
快闪存储器用作用于广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低功耗的单晶体管浮动栅极或电荷阱存储器单元的一或多个群组。
两个常见类型的快闪存储器阵列架构包含nand和nor架构，以每一者的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置成矩阵。在一实例中，阵列的一行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在nor架构中，阵列的一列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在nand架构中，阵列的一串中的每一存储器单元的漏极以源极到漏极方式一起串联耦合在源极线与位线之间。
nor和nand架构半导体存储器阵列都是通过解码器来存取，所述解码器通过选择耦合到特定存储器单元的栅极的字线来激活特定存储器单元。在nor架构半导体存储器阵列中，一旦被激活，选定存储器单元便使其数据值置于位线上，从而取决于特定单元经编程的状态而造成不同电流流动。在nand架构半导体存储器阵列中，将高偏置电压施加于漏极侧选择栅极(sgd)线。以指定传递电压(例如，vpass)驱动耦合到每一群组的未选定存储器单元的栅极的字线以使每一群组的未选定存储器单元作为传递晶体管操作(例如，以不受其所存储的数据值限制的方式传递电流)。电流随后从源极线通过每一串联耦合的群组流动到位线，仅受每一群组的选定存储器单元限制，从而使选定存储器单元的当前经编码数据值置于位线上。
nor或nand架构半导体存储器阵列中的每一快闪存储器单元可个别地或共同地编程到一个或若干经编程状态。举例来说，单电平单元(slc)可表示两个经编程状态(例如，1或0)中的一个，表示一个数据位。
然而，快闪存储器单元也可表示多于两个经编程状态中的一个，从而允许制造较高密度存储器而无需增加存储器单元的数目，因为每一单元可表示多于一个二进制数位(例如，多于一个位)。这些单元可称为多状态存储器单元、多数位单元或多电平单元(mlc)。在某些实例中，mlc可指代每单元可存储两个数据位(例如，四个经编程状态中的一个)的存储器单元，三电平单元(tlc)可指代每单元可存储三个数据位(例如，八个经编程状态中的一个)的存储器单元，且四电平单元(qlc)可每单元存储四个数据位。mlc在本文中以其较广泛情形使用，可指代每单元可存储多于一个数据位(即，可表示多于两个经编程状态)的任何存储器单元。
传统的存储器阵列是布置于半导体衬底的表面上的二维(2d)结构。为了针对给定面积增加存储器容量且减小成本，已减小单独存储器单元的大小。然而，存在单独存储器单元的大小减少的技术限制，且因此存在2d存储器阵列的存储器密度的技术限制。作为响应，正开发三维(3d)存储器结构，例如3dnand架构半导体存储器装置，以进一步增加存储器密度且降低存储器成本。
这些3dnand装置经常包含存储单元串，其串联(例如，漏极到源极)耦合于接近源极的一或多个源极侧选择栅极(sgs)与接近位线的一或多个漏极侧选择栅极(sgd)之间。在一实例中，sgs或sgd可包含一或多个场效应晶体管(fet)或金属-氧化物半导体(mos)结构装置等。在一些实例中，所述串将竖直延伸通过含有相应字线的多个竖直隔开的层次。半导体结构(例如，多晶硅结构)可邻近于存储单元串而延伸以形成用于所述串的存储单元的通道。在竖直串的实例中，多晶硅结构可呈竖直延伸支柱的形式。在一些实例中串可以“折叠”，且因此相对于u形支柱而布置。在其它实例中，多个竖直结构可堆叠于彼此之上以形成存储单元串的堆叠阵列。
存储器阵列或装置可组合在一起以形成存储器系统的存储容量，例如固态驱动器(ssd)、通用快闪存储(ufstm)装置、多媒体卡(mmc)固态存储装置、嵌入式mmc装置(emmctm)等。ssd尤其可用作计算机的主要存储装置，关于例如性能、大小、重量、坚固性、工作温度范围和功率消耗具有优于带有移动部件的传统硬盘驱动器的优点。举例来说，ssd可具有减少的寻道时间、等待时间或与磁盘驱动器相关联的其它延迟(例如，机电等)。ssd使用例如快闪存储器单元等非易失性存储器单元来避免内部电池电源要求，因此允许驱动器更为多功能且紧凑。
ssd可包含若干存储器装置，包含若干裸片或逻辑单元(例如，逻辑单元数字或lun)，且可包含执行操作存储器装置或与外部系统介接所需的逻辑功能的一或多个处理器或其它控制器。这些ssd可包含一或多个快闪存储器裸片，其上包含若干存储器阵列和外围电路。快闪存储器阵列可包含组织成若干物理页的若干存储器单元块。在许多实例中，ssd也将包含dram或sram(或其它形式的存储器裸片或其它存储器结构)。ssd可与存储器操作结合从主机接收命令，所述存储器操作例如在存储器装置与主机之间传送数据(例如，用户数据和相关联完整性数据，例如错误数据和地址数据等)的读取或写入操作，或者从存储器装置擦除数据的擦除操作。
技术实现要素：
本申请案的一个实施例提供一种用于存储连接资源的分配的装置，所述装置包括：缓冲器；以及处理电路，其用以：当存储装置在空闲状态中时接收用于所述存储装置的主动触发；测量所述缓冲器中的对应于所述存储装置的工作负载以确定所述工作负载满足阈值；响应于接收到所述主动触发和所述工作负载满足所述阈值而基于所述工作负载协商用于到所述存储装置的连接的连接参数，其中所述连接包含导线集合，且其中所述连接参数包含所述导线集合中的导线的选择或用于所述导线集合的信号格式；以及使用所述连接参数经由所述连接在所述存储装置上执行所述工作负载。
本申请案的另一实施例提供一种用于存储连接资源的分配的方法，所述方法包括：当存储装置在空闲状态中时接收用于所述存储装置的主动触发；测量对应于所述存储装置的工作负载以确定所述工作负载满足阈值；响应于接收到所述主动触发和所述工作负载满足所述阈值而基于所述工作负载协商用于到所述存储装置的连接的连接参数，其中所述连接包含导线集合，且其中所述连接参数包含所述导线集合中的导线的选择或用于所述导线集合的信号格式；以及使用所述连接参数经由所述连接在所述存储装置上执行所述工作负载。
本申请案的又一实施例提供一种包含指令的机器可读媒体，所述指令当由处理电路执行时致使所述处理电路执行包括以下各项的操作：当存储装置在空闲状态中时接收用于所述存储装置的主动触发；测量对应于所述存储装置的工作负载以确定所述工作负载满足阈值；响应于接收到所述主动触发和所述工作负载满足所述阈值而基于所述工作负载协商用于到所述存储装置的连接的连接参数，其中所述连接包含导线集合，且其中所述连接参数包含所述导线集合中的导线的选择或用于所述导线集合的信号格式；以及使用所述连接参数经由所述连接在所述存储装置上执行所述工作负载。
附图说明
在不一定按比例绘制的图式中，相似标号在不同视图中可描述类似组件。具有不同字母后缀的相似标号可表示类似组件的不同情况。图式借助于实例而非限制性地总体上说明本文档中所论述的各种实施例。
图1说明包含存储器装置的环境的实例。
图2说明用于存储连接资源的高效分配的实例系统的框图。
图3-4说明3dnand架构半导体存储器阵列的实例的示意图。
图5说明存储器模块的实例框图。
图6说明用于存储连接资源的高效分配的实例方法的流程图。
图7是说明其上可实施一或多个实施例的机器的实例的框图。
具体实施方式
快闪存储器作为例如移动电话(例如，用户设备(ue))、平板计算机或物联网(iot)装置等电池供电的装置中的非易失性存储解决方案的较大使用需要深思熟虑的电力管理，以延长这些装置的基于电量的操作。减少电力使用在使用或维护装置时增加用户体验。虽然大量组件可得益于多种电力节省技术，但主机与快闪存储装置之间的ufs总线存在着贡献于电池供电装置上的总体电力节省的未被开发的机会。
装置大体上跟踪作用中和空闲状态。作用中状态可涉及满足用户请求或服务的前台过程。空闲状态大体上需要修改装置组件的操作参数以节约电力，因为不存在有待满足的当前或急迫的用户请求或服务。在空闲状态中的装置经常基于触发而变为作用中状态，所述触发例如用户致动移动电话上的按钮或网络通信到达。当切换到作用中状态时，装置组件从低电力状态被带到高性能状态以响应性地满足用户的请求。因此，主机与存储装置之间的ufs总线可在此转变期间从睡眠状态被带到全电力状态。
空闲到作用中状态装置转变并没有用户装置的大体上面向突发的性质的感知。即，用户经常调用命令或功能来产生立即结果，所述立即结果随后由用户消耗。此消耗周期经常是装置的近似空闲周期。实例可包含加载内容，例如图像或网页，或拍摄图片。因此，可能将装置带入完全作用中状态而仅消耗过量电力，同时不增加任何用户体验。
为了解决此问题，可基于工作负载而协商主机与存储装置之间的连接参数。因此，当接收到将装置从空闲状态切换到作用中状态的触发时，测量工作负载。随后使用工作负载的大小来调整连接参数以满足工作负载而不浪费电力。举例来说，如果连接是ufs，那么主机可协商多种通行道或通行道速度。因此，如果工作负载经评估为使用少于全部通行道或较慢的通行道速度在服务质量时间帧内完成，那么在连接中实施这些电力节省措施。随后使用连接完成工作负载。用于主机到存储装置连接的此参数协商对于当前技术不存在，当前技术大体上像大多数组件那样在装置的空闲到作用中状态转变期间将连接从低电力状态(例如，休眠或快速休眠)转变到全电力状态。在下文进一步描述额外细节和实例(例如，实施例)。
例如移动电子装置(例如，智能电话、平板计算机等)、用于汽车应用的电子装置(例如，汽车传感器、控制单元、驾驶员辅助系统、乘客安全或舒适度系统等)和因特网连接的电器或装置(例如，物联网(iot)装置等)等电子装置尤其取决于电子装置的类型、使用环境、性能期望等而具有变化的存储需要。
电子装置可分解为若干主要组件：处理器(例如，中央处理单元(cpu)或其它主处理器)；存储器(例如，一或多个易失性或非易失性随机存取存储器(ram)存储器装置，例如动态ram(dram)、移动或低功率双数据速率同步dram(ddrsdram)等)；以及存储装置(例如，非易失性存储器(nvm)装置，例如快闪存储器、只读存储器(rom)、ssd、mmc或其它存储卡结构或组合件等)。在某些实例中，电子装置可包含用户接口(例如，显示器、触摸屏、键盘、一或多个按钮等)、图形处理单元(gpu)、电力管理电路、基带处理器或者一或多个收发器电路等。
图1说明包含经配置以在通信接口上通信的主机装置105和存储器装置110的环境100的实例。主机装置105或存储器装置110可包含在多种产品150中，例如物联网(iot)装置(例如，电冰箱或其它电器、传感器、马达或致动器、移动通信装置、汽车、无人机等)，以支持产品150的处理、通信或控制。
存储器装置110包含存储器控制器115和存储器阵列120，所述存储器阵列包含例如若干个别存储器裸片(例如，三维(3d)nand裸片的堆叠)。在3d架构半导体存储器技术中，堆叠竖直结构，从而增加层次的数目、物理页以及因此存储器装置(例如，存储装置)的密度。在一实例中，存储器装置110可为主机装置105的离散存储器或存储装置组件。在其它实例中，存储器装置110可为集成电路(例如，芯片上系统(soc)等)的部分，其与主机装置105的一或多个其它组件一起堆叠或另外包含。
可使用一或多个通信接口在存储器装置110与主机装置105的一或多个其它组件之间传送数据，例如串行高级技术附件(sata)接口、外围组件互连高速(pcie)接口、通用串行总线(usb)接口、通用快闪存储(ufs)接口、emmctm接口，或一或多个其它连接器或接口。主机装置105可包含主机系统、电子装置、处理器、存储卡读卡器或在存储器装置110外部的一或多个其它电子装置。在一些实例中，主机105可为具有参看图7的机器700论述的组件的某一部分或全部的机器。
存储器控制器115可从主机105接收指令，且可与存储器阵列通信，以便对(例如，写入或擦除)或从(例如，读取)存储器阵列的存储器单元、平面、子块、块或页中的一或多个传送数据。存储器控制器115尤其可包含电路或固件，包含一或多个组件或集成电路。举例来说，存储器控制器115可包含一或多个存储器控制单元、电路或组件，其经配置以控制跨越存储器阵列120的存取且提供主机105与存储器装置110之间的转换层。存储器控制器115可包含一或多个输入/输出(i/o)电路、线或接口以对存储器控制器120或从所述存储器阵列传送数据。存储器控制器115可包含存储器管理器125和阵列控制器135。
存储器管理器125尤其可包含电路或固件，例如与各种存储器管理功能相关联的若干组件或集成电路。为了当前描述的目的，将在nand存储器的背景下描述实例存储器操作和管理功能。所属领域的技术人员将认识到，其它形式的非易失性存储器可具有类似的存储器操作或管理功能。这些nand管理功能包含耗损均衡(例如，垃圾收集或回收)、错误检测或校正、块引退或者一或多个其它存储器管理功能。存储器管理器125可将主机命令(例如，从主机接收的命令)剖析或格式化为装置命令(例如，与存储器阵列的操作相关联的命令等)，或产生用于阵列控制器135或存储器装置110的一或多个其它组件的装置命令(例如，以实现各种存储器管理功能)。
存储器管理器125可包含一组管理表130，其经配置以维持与存储器装置110的一或多个组件相关联的各种信息(例如，与耦合到存储器控制器115的存储器阵列或一或多个存储器单元相关联的各种信息)。举例来说，管理表130可包含关于耦合到存储器控制器115的存储器单元的一或多个块的块年龄、块擦除计数、错误历史或一或多个错误计数(例如，写入操作错误计数、读取位错误计数、读取操作错误计数、擦除错误计数等)的信息。在某些实例中，如果针对错误计数中的一或多个的检测到的错误的数目高于阈值，那么位错误可称为不可校正的位错误。管理表130尤其可维持可校正或不可校正的位错误的计数。
阵列控制器135尤其可包含经配置以控制存储器操作的电路或组件，所述存储器操作与对耦合到存储器控制器115的存储器装置110的一或多个存储器单元写入数据、从所述一或多个存储器单元读取数据或者擦除所述一或多个存储器单元相关联。所述存储器操作可基于例如从主机105接收的主机命令，或在内部由存储器管理器125产生(例如，与耗损均衡、错误检测或校正等结合)。
阵列控制器135可包含错误校正码(ecc)组件140，其尤其可包含ecc引擎或其它电路，所述ecc引擎或其它电路经配置以检测或校正与对耦合到存储器控制器115的存储器装置110的一或多个存储器单元写入数据或从所述一或多个存储器单元读取数据相关联的错误。存储器控制器115可经配置以主动地检测与各种操作或数据存储相关联的错误发生(例如，位错误、操作错误等)且从其恢复，同时维持主机105与存储器装置110之间传送的数据的完整性，或维持所存储数据的完整性(例如，使用冗余raid存储等)，且可移除(例如，引退)故障的存储器资源(例如，存储器单元、存储器阵列、页、块等)以防止未来错误。
存储器阵列120可包含布置于例如若干装置、平面、子块、块或页中的若干存储器单元。作为一个实例，48gbtlcnand存储器装置可包含每页18,592字节(b)的数据(16,384+2208字节)、每块1536页、每平面548块，和每装置4个或更多个平面。作为另一实例，32gbmlc存储器装置(每单元存储两个数据位(即，4个可编程状态))可包含每页18,592字节(b)的数据(16,384+2208字节)、每块1024页、每平面548块，和每装置4个平面，但与对应tlc存储器装置相比所需的写入时间为一半且编程/擦除(p/e)循环为两倍。其它实例可包含其它数目或布置。在一些实例中，存储器装置或其部分可在slc模式中或在所需mlc模式(例如tlc、qlc等)中选择性操作。
在操作中，数据通常以页写入到nand存储器装置110或从其读取，且以块擦除。然而，按需要可对存储器单元的更大或更小群组执行一或多个存储器操作(例如，读取、写入、擦除等)。nand存储器装置110的数据传送大小通常称为页，而主机的数据传送大小通常称为扇区。
虽然数据页可包含若干字节的用户数据(例如，包含若干数据扇区的数据有效负载)及其对应的元数据，但页的大小经常仅指代用以存储用户数据的字节的数目。作为一实例，具有4kb的页大小的数据页可包含4kb的用户数据(例如，假定512b的扇区大小的8个扇区)以及对应于用户数据的若干字节(例如，32b、54b、224b等)的元数据，例如完整性数据(例如，错误检测或校正代码数据)、地址数据(例如，逻辑地址数据等)或与用户数据相关联的其它元数据。
不同类型的存储器单元或存储器阵列120可提供不同页大小，或可需要与其相关联的不同量的元数据。举例来说，不同存储器装置类型可具有不同位错误速率，其可导致必需要不同量的元数据来确保数据页的完整性(例如，具有较高位错误率的存储器装置可需要比具有较低位错误率的存储器装置更多字节的错误校正码数据)。作为一实例，多电平单元(mlc)nand快闪装置可具有比对应单电平单元(slc)nand快闪装置高的位错误率。因此，mlc装置可需要比对应slc装置更多的元数据字节用于错误数据。
图2说明用于存储连接资源的高效分配的实例系统的框图。所述系统可包含在操作中由互连链路(例如，总线)连接的主机205和存储装置235。驱动器210操作主机组件以经由所述互连链路通信，且存储装置235包含接口215以经由所述互连链路通信。接口215可包含用以处理主机通信的主机接口220和用以与例如快闪阵列230通信的快闪接口225。在一实例中，存储装置235是三维nand快闪装置。
主机205在处理电路中实施驱动器210以执行若干操作。驱动器210经布置以当存储装置235在空闲状态中时接收用于存储装置235的主动触发。此处所述主动触发可以是用信号表示存储装置235的使用的任何触发。举例来说，所述主动触发可为对存储装置235进行写入的系统命令，或用户经由按钮致动而唤醒装置。
驱动器210经布置以测量对应于存储装置235的工作负载以确定工作负载满足阈值。在一实例中，当工作负载低于阈值时工作负载满足阈值。此处，阈值可界定突发到维持工作负载边界。这些活动评估当前活动是突发周期还是保持活动周期。重要性在于可用以在较低电力连接参数下完成工作负载的包围突发周期的相对非作用中周期。
在一实例中，为了测量工作负载，驱动器210测量用于存储装置235的命令队列的命令统计。命令队列经常是用于从主机205到存储装置235的工作的单个输入点。在接收例如写入、读取等命令且经由互连链路传送到存储装置235时对命令进行排队。
可以若干方式处理命令队列的内容以测量工作负载。在一实例中，命令统计是命令队列中的命令的计数。在一实例中，命令统计是命令队列中的命令的总大小。简单的大小测量对于与阈值进行比较可为快速且有效的。在一实例中，命令统计是命令队列中的命令的到达频率。到达频率可为用于确定突发周期的较有效技术，然而，其经常在计算上更昂贵。在一实例中，命令统计是用于命令队列中的命令的连接带宽。此处，连接带宽是完成命令所需的带宽的指标。举例来说，如果命令是在二十秒中完成四十百万位写入，那么每秒两百万位的带宽将是足够的。其它相似统计可包含待写入或读取的数据的计数，或完成操作的时间预算。此处对照阈值测量的内容是待完成的工作量以及用以在一时间周期内完成所述工作的资源量。在一实例中，命令统计是命令队列中的命令的输入-输出比率。此处，简单的时间测量，例如命令队列中每毫秒的命令的计数，指示互连链路中是否存在足够资源来清空队列。因此，如果队列增长太快，那么可需要进一步的连接资源。在一实例中，命令统计是在一时间周期内的计数。此处，这些指标可通过时间定界的测量或改变率评估来增强。
驱动器210经布置以响应于接收到主动触发且工作负载满足阈值而基于工作负载与存储装置235协商连接参数。因此，驱动器210由于主动触发而激活连接。在一实例中，连接根据ufs2.x(例如，2.0、2.1等)系列的标准操作。在一实例中，连接参数包含将使用的通行道的数目。在一实例中，将使用的通行道的数目是一。在一实例中，连接参数包含每通行道带宽(例如，速度)。在一实例中，每通行道带宽在二十与三十百万位每秒(mbs)之间(包含性)。与ufs2.x相容性一致，所述速度可为ufs速度级中的一个：速度级1(1457.6mbs)，速度级2(2915.2mbs)，或速度级3(5830.4mbs)。较快地运行链路可准许较快的数据传送，从而允许链路断开。然而，实际上这可导致花费大量时间来快速运行链路和发送空闲模式，这耗费更多能量。经常有益的是匹配链路速度与工作负载以避免在空闲模式上浪费能量。
在一实例中，连接参数是读取与写入操作之间的物理链路(例如，导线或导线对)或时间划分中的至少一个。因此，工作负载的特征(例如，读取操作的优势)可用以选择较大资源利用率用于读取或写入中的一者而不会增加总体连接资源使用。
如上所述，当响应于活动触发而激活连接时，驱动器210协商连接的方面，例如在通行道上将使用的频率、用于通行道或若干通行道的带宽，或将使用的通行道的总数目。这些协商的基础是工作负载。在此实例中，将工作负载与阈值进行比较以建立对于连接将使用何种资源。
一旦已协商连接参数，驱动器210就经布置以经由连接在存储装置235上执行工作负载。因此，驱动器210开始将工作负载元素(例如，任务、操作等)传送到ufs接口215的主机接口220，所述主机接口又经由nand接口225将操作传递到nand快闪230以实现工作负载。与ufs的协商是基于主机的，如上文所描述操作。在一实例中，存储装置235可能够基于工作队列(例如，在接口215或封装于存储装置235中的控制器处)而不是如上文所描述的驱动器210或其它主机组件来执行连接参数协商。
此系统的使用可带来显著的电力节省。举例来说，按存储装置235在手机或计算机上使用的方式，其为80-90％空闲。在这些环境中，主机205使装置235睡眠。在这些装置上，队列深度经常是低的(队列中的2或3个操作)，在作用中周期期间具有2的标准偏差。因此，即使在作用中周期中，并非全ufs连接的200gbs的小资源分配(例如，20-30mbs/秒)提供可接受的用户体验。
图3说明包含若干存储器单元串(例如，第一到第三a0存储器串305a0-307a0，第一到第三an存储器串305an-307an，第一到第三b0存储器串305b0-307b0，第一到第三bn存储器串305bn-307bn等)的3dnand架构半导体存储器阵列300的实例示意图，所述存储器单元串组织成块(例如，块a301a、块b301b等)和子块(例如，子块a0301a0、子块an301an、子块b0301b0、子块bn301bn等)。存储器阵列300表示在存储器装置的块、装置或其它单元中通常将找到的较大数目的相似结构的一部分。
每一存储器单元串包含若干层次的电荷存储晶体管(例如，浮动栅极晶体管、电荷截留结构等)，所述电荷存储晶体管在z方向上以源极到漏极方式堆叠于源极线(src)335或源极侧选择栅极(sgs)(例如，第一到第三a0sgs331a0-333a0、第一到第三ansgs331an-333an、第一到第三b0sgs331b0-333b0、第一到第三bnsgs331bn-333bn等)与漏极侧选择栅极(sgd)(例如，第一到第三a0sgd326a0-328a0、第一到第三ansgd326an-328an、第一到第三b0sgd326b0-328b0、第一到第三bnsgd326bn-328bn等)之间。3d存储器阵列中的每一存储器单元串可沿着x方向布置为数据线(例如，位线(bl)bl0-bl2320-322)，且沿着y方向布置为物理页。
在物理页内，每一层次表示一行存储器单元，且每一存储器单元串表示列。子块可包含一或多个物理页。块可包含若干子块(或物理页)(例如，128、356、384等)。虽然本文中示出为具有两个块，每一块具有两个子块，每一子块具有单个物理页，每一物理页具有三个存储器单元串，且每一串具有8个层次的存储器单元，但在其它实例中，存储器阵列300可包含更多或更少的块、子块、物理页、存储器单元串、存储器单元或层次。举例来说，每一存储器单元串按需要可包含更多或更少层次(例如，16、32、64、128等)，以及电荷存储晶体管(例如，选择栅极、数据线等)上方或下方的一或多个额外层次的半导体材料。作为一实例，48gbtlcnand存储器装置可包含每页18,592字节(b)的数据(16,384+3208字节)、每块1536页、每平面548块，和每装置4个或更多个平面。
存储器阵列300中的每一存储器单元包含耦合到(例如，以电或另外以操作方式连接到)存取线(例如，字线(wl)wl00-wl70310a-317a、wl01-wl71310b-317b等)的控制栅极(cg)，所述存取线按需要跨越特定层次或层次的一部分共同地耦合控制栅极(cg)。3d存储器阵列中的特定层次且因此串中的特定存储器单元可使用相应存取线来存取或控制。可使用各种选择线存取选择栅极的群组。举例来说，可使用a0sgd线sgda0325a0存取第一到第三a0sgd326a0-328a0，可使用ansgd线sgdan325an存取第一到第三ansgd326an-328an，可使用b0sgd线sgdb0325b0存取第一到第三b0sgd326b0-328b0，且可使用bnsgd线sgdbn325bn存取第一到第三bnsgd326bn-328bn。可使用栅极选择线sgs0330a存取第一到第三a0sgs331a0-333a0和第一到第三ansgs331an-333an，且可使用栅极选择线sgs1330b存取第一到第三b0sgs331b0-333b0和第一到第三bnsgs331bn-333bn。
在一实例中，存储器阵列300可包含若干层级的半导体材料(例如，多晶硅等)，其经配置以耦合阵列的相应层次的每一存储器单元的控制栅极(cg)或选择栅极(或cg或选择栅极的一部分)。阵列中的特定存储器单元串可使用位线(bl)和选择栅极等的组合来存取、选择或控制，且在特定串中的一或多个层次处的特定存储器单元可使用一或多个存取线(例如，字线)来存取、选择或控制。
图4说明nand架构半导体存储器阵列400的一部分的实例示意图，所述阵列包含布置于串(例如，第一到第三串405-407)和层次(例如，示出为相应字线(wl)wl0-wl7410-417、漏极侧选择栅极(sgd)线425、源极侧选择栅极(sgs)线430等)的二维阵列中的多个存储器单元402以及感测放大器或装置460。举例来说，存储器阵列400可说明例如图3中说明的3dnand架构半导体存储器装置的存储器单元的一个物理页的一部分的实例示意图。
每一存储器单元串使用相应源极侧选择栅极(sgs)(例如，第一到第三sgs431-433)耦合到源极线(src)，且使用相应漏极侧选择栅极(sgd)(例如，第一到第三sgd426-428)耦合到相应数据线(例如，第一到第三位线(bl)bl0-bl2420-422)。虽然在图4的实例中说明为具有8个层次(例如，使用字线(wl)wl0-wl7410-417)和三个数据线(bl0-bl2426-428)，但其它实例按需要可包含具有更多或更少层次或数据线的存储器单元串。
在例如实例存储器阵列400等nand架构半导体存储器阵列中，可通过感测与含有所选存储器单元的特定数据线相关联的电流或电压变化而存取所选存储器单元402的状态。可使用一或多个驱动器(例如，由控制电路、一或多个处理器、数字逻辑等)存取存储器阵列400。在一实例中，取决于对特定存储器单元或存储器单元集合将执行的所需操作的类型，一或多个驱动器可通过驱动特定电位到一或多个数据线(例如，位线bl0-bl2)、存取线(例如，字线wl0-wl7)或选择栅极而激活特定存储器单元或存储器单元集合。
为了将数据编程或写入到存储器单元，可将编程电压(vpgm)(例如，一或多个编程脉冲等)施加到选定字线(例如，wl4)，且因此施加到耦合到选定字线的每一存储器单元的控制栅极(例如，耦合到wl4的存储器单元的第一到第三控制栅极(cg)441-443)。编程脉冲可例如在15v处或附近开始，并且在某些实例中，可在每一编程脉冲施加期间量值增加。在将编程电压施加于选定字线的同时，可将例如接地电位(例如，vss)等电位施加到以编程为目标的存储器单元的数据线(例如，位线)和衬底(且因此源极与漏极之间的通道)，从而导致从通道到目标存储器单元的浮动栅极的电荷转移(例如，直接注入或佛勒-诺德海姆(fowler-nordheim，fn)隧穿等)。
相比之下，可将传递电压(vpass)施加到具有并不以编程为目标的存储器单元的一或多个字线，或可将禁止电压(例如，vcc)施加到具有并不以编程为目标的存储器单元的数据线(例如，位线)，以例如禁止电荷从通道传送到这些非目标存储器单元的浮动栅极。传递电压可例如取决于施加的传递电压与以编程为目标的字线的接近度而变化。禁止电压可包含相对于接地电位(例如，vss)的供应电压(vcc)，例如来自外部源或供应(例如，电池、ac/dc转换器等)的电压。
作为一实例，如果将编程电压(例如，15v或更高)施加于特定字线，例如wl4，那么可将10v的传递电压施加到一或多个其它字线，例如wl3、wl5等，以禁止非目标存储器单元的编程，或保持并不以编程为目标的这些存储器单元上存储的值。随着施加的编程电压与非目标存储器单元之间的距离增加，制止对非目标存储器单元进行编程所需的传递电压可减小。举例来说，在将15v的编程电压施加于wl4的情况下，可将10v的传递电压施加到wl3和wl5，可将8v的传递电压施加到wl2和wl6，可将7v的传递电压施加到wl1和wl7等。在其它实例中，传递电压或字线的数目等可更高或更低，或更多或更少。
耦合到数据线(例如，第一、第二或第三位线(bl0-bl2)420-422)中的一或多个的感测放大器460可通过感测特定数据线上的电压或电流而检测相应数据线中的每一存储器单元的状态。
在一或多个编程脉冲(例如，vpgm)的施加之间，可执行检验操作以确定所选存储器单元是否已到达其既定经编程状态。如果所选存储器单元已到达其既定经编程状态，那么可禁止其进一步编程。如果所选存储器单元尚未到达其既定经编程状态，那么可施加额外编程脉冲。如果在特定数目的编程脉冲(例如，最大数目)之后所选存储器单元尚未到达其既定经编程状态，那么所选存储器单元或与这些所选存储器单元相关联的串、块或页可标记为有缺陷的。
为了擦除存储器单元或存储器单元群组(例如，擦除通常以块或子块执行)，可(例如，使用一或多个位线、选择栅极等)将擦除电压(vers)(例如，通常vpgm)施加到以擦除为目标的存储器单元的衬底(且因此源极与漏极之间的通道)，同时目标存储器单元的字线保持在例如接地电位(例如，vss)的电位，从而导致从目标存储器单元的浮动栅极到通道的电荷转移(例如，直接注入或佛勒-诺德海姆(fn)隧穿等)。
图5说明存储器装置500的实例框图，所述存储器装置包含具有多个存储器单元504的存储器阵列502，以及用以提供与存储器阵列502的通信或对所述存储器阵列执行一或多个存储器操作的一或多个电路或组件。存储器装置500可包含行解码器512、列解码器514、感测放大器520、页缓冲器522、选择器524、输入/输出(i/o)电路526以及存储器控制单元530。
存储器阵列502的存储器单元504可布置于块中，例如第一和第二块502a、502b。每一块可包含子块。举例来说，第一块502a可包含第一和第二子块502a0、502an，且第二块502b可包含第一和第二子块502b0、502bn。每一子块可包含若干物理页，每一页包含若干存储器单元504。虽然本文中示出为具有两个块，每一块具有两个子块，且每一子块具有若干存储器单元504，但在其它实例中，存储器阵列502可包含更多或更少的块、子块、存储器单元等。在其它实例中，存储器单元504可布置于若干行、列、页、子块、块等中，且使用例如存取线506、第一数据线510或一或多个选择栅极、源极线等来存取。
存储器控制单元530可根据在控制线532上接收的一或多个信号或指令控制存储器装置500的存储器操作，所述一或多个信号或指令包含例如指示所需操作(例如，写入、读取、擦除等)的一或多个时钟信号或控制信号，或在一或多个地址线516上接收的地址信号(a0-ax)。在存储器装置500外部的一或多个装置可控制控制线532上的控制信号或地址线516上的地址信号的值。在存储器装置500外部的装置的实例可包含(但不限于)主机、存储器控制器、处理器或图5中未说明的一或多个电路或组件。
存储器装置500可使用存取线506和第一数据线510来对(例如，写入或擦除)或从(例如，读取)存储器单元504中的一或多个传送数据。行解码器512和列解码器514可从地址线516接收且解码地址信号(a0-ax)，可确定将存取存储器单元504中的哪些，且可提供信号到例如上文描述的存取线506(例如，多个字线(wl0-wlm)中的一或多个)或第一数据线510(例如，多个位线(bl0-bln)中的一或多个)中的一或多个。
存储器装置500可包含感测电路，例如感测放大器520，其经配置以使用第一数据线510确定存储器单元504上的数据的值(例如，读取)，或确定将写入到存储器单元504的数据的值。举例来说，在存储器单元504的选定串中，感测放大器520中的一或多个可响应于读取电流在存储器阵列502中流动通过选定串到数据线510而读取所选存储器单元504中的逻辑电平。
在存储器装置500外部的一或多个装置可使用i/o线(dq0-dqn)508、地址线516(a0-ax)或控制线532与存储器装置500通信。输入/输出(i/o)电路526可根据例如控制线532和地址线516，使用i/o线508将数据的值传送进出存储器装置500，例如进出页缓冲器522或存储器阵列502。页缓冲器522可存储从在存储器装置500外部的一或多个装置接收的数据，然后将所述数据编程到存储器阵列502的相关部分中，或者可存储从存储器阵列502读取的数据，然后将所述数据发射到在存储器装置500外部的一或多个装置。
列解码器514可将地址信号(a0-ax)接收且解码为一或多个列选择信号(csel1-cseln)。选择器524(例如，选择电路)可接收列选择信号(csel1-cseln)且选择页缓冲器522中表示将从存储器单元504读取或将编程到存储器单元504中的数据值的数据。选定数据可使用第二数据线518在页缓冲器522与i/o电路526之间传送。
存储器控制单元530可从外部源或供应(例如，内部或外部电池、ac/dc转换器等)接收正和负供应信号，例如供应电压(vcc)534和负供应(vss)536(例如，接地电位)。在某些实例中，存储器控制单元530可包含调节器528以内部地提供正或负供应信号。
图6说明用于存储连接资源的高效分配的实例方法600的流程图。方法600的操作由例如上文关于图1-5或下文关于图7(例如，处理电路)所描述的计算硬件执行。
在操作605，在存储装置在空闲状态中的同时接收用于存储装置的作用中(例如，活动)触发。在一实例中，存储装置是三维nand快闪存储装置。
在操作610，测量对应于存储装置的工作负载以确定工作负载满足阈值。在一实例中，当工作负载低于阈值时工作负载满足阈值。在一实例中，阈值可界定突发到维持工作负载边界。
在一实例中，测量工作负载包含测量用于存储装置的命令队列的命令统计。在一实例中，命令统计包含以下各项中的至少一个：命令队列中的命令的计数，命令队列中的命令的总大小，命令队列中的命令的到达频率，用于命令队列中的命令的连接带宽，或用于命令队列中的命令的输入-输出比率。在一实例中，命令统计是在一时间周期内的计数。
在操作615，响应于接收到主动触发和工作负载满足阈值而基于工作负载协商用于到存储装置的连接的连接参数。在一实例中，连接根据通用快闪存储2(ufs2.x)系列的标准操作。在一实例中，连接参数包含将使用的通行道的数目。在一实例中，将使用的通行道的数目是一。在一实例中，连接参数包含每通行道带宽。在一实例中，其中每通行道带宽在二十与三十百万位每秒之间(包含性)。
在操作620，使用连接参数经由所述连接在存储装置上执行工作负载。在一实例中，方法600的操作由存储装置当在操作中时连接到的主机系统执行。在一实例中，方法600的操作由封装于存储装置中的控制器执行。
图7说明本文中论述的技术(例如，方法)中的任何一或多个可在其上执行的实例机器700的框图。在替代实施例中，机器700可以作为独立装置操作或可以连接(例如，联网)到其它机器。在联网部署中，机器700可以在服务器机器、客户端机器或服务器-客户端网络环境两者的能力中操作。在实例中，机器700可以充当对等式(p2p)(或其它分布式)网络环境中的对等式机器。机器700可以是个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、移动电话、网络器具、iot装置、汽车系统，或能够执行(依序或以其它方式)指定将由所述机器采取的动作的指令的任何机器。此外，虽然仅说明单一机器，但术语“机器”也将被视为包含个别地或共同地执行指令集(或多个集合)以执行本文中所论述的方法中的任何一个或多个(例如，云计算、软件即服务(saas)、其它计算机集群配置)的任何机器集合。
如本文所描述，实例可包含逻辑、组件、装置、封装或机构，或者可通过逻辑、组件、装置、封装或机构而操作。电路是在包含硬件(例如，简单电路、栅极、逻辑等)的有形实体中实施的电路的总集(例如，集合)。电路成员可以随时间和基础硬件可变性为灵活的。电路包含当操作时可单独或组合地执行特定任务的部件。在实例中，电路的硬件可以被永恒地设计成实行特定操作(例如，硬接线)。在实例中，电路的硬件可以包含可变地连接的物理组件(例如，执行单元、晶体管、简单电路等)，所述物理组件包含以物理方式修改(例如，不变集中式粒子的磁性、电气可移动放置等)以编码特定操作的指令的计算机可读媒体。在连接物理组件时，硬件构成的基础电性质例如从绝缘体改变成导体或反之亦然。指令使得参与的硬件(例如，执行单元或加载机构)能够经由可变连接产生硬件中的电路的部件以当在操作中时实行特定任务的部分。因此，当装置操作时计算机可读媒体以通信方式耦合到电路的其它组件。在实例中，物理组件中的任一个可以用于多于一个电路中的多于一个部件中。例如，在操作中，执行单元在一个时间点处可以用于第一电路系统的第一电路中，且由第一电路系统中的第二电路或由第二电路系统中的第三电路在不同时间重新使用。
机器(例如，计算机系统)700(例如，主机装置105、存储器装置110等)可包含硬件处理器702(例如，中央处理单元(cpu)、图形处理单元(gpu)、硬件处理器核心或其任何组合，例如存储器控制器115等)、主存储器704和静态存储器706，其中的一些或全部可经由互连链路(例如，总线)708彼此通信。机器700可进一步包含显示单元710、字母数字输入装置712(例如，键盘)和用户接口(ui)导航装置714(例如，鼠标)。在一实例中，显示单元710、输入装置712和ui导航装置714可为触摸屏显示器。机器700可另外包含存储装置(例如，驱动单元)716、信号产生装置718(例如，扬声器)、网络接口装置720和一或多个传感器716，例如全球定位系统(gps)传感器、指南针、加速度计或其它传感器。机器700可包含输出控制器728，例如串行(例如，通用串行总线(usb)、并行或其它有线或无线(例如，红外(ir)、近场通信(nfc)等)连接以通信或控制一或多个外围装置(例如，打印机、读卡器等)。
存储装置716可包含机器可读媒体722，体现本文所描述的技术或功能中的任何一或多者或由其利用的数据结构或指令724(例如，软件)的一或多个集合存储于所述机器可读媒体上。指令724还可在其由机器700执行期间完全或至少部分地驻留在主存储器704内、静态存储器706内或硬件处理器702内。在一实例中，硬件处理器702、主存储器704、静态存储器706或存储装置716中的一个或任何组合可构成机器可读媒体722。
虽然机器可读媒体722说明为单个媒体，但术语“机器可读媒体”可包含经配置以存储一或多个指令724的单个媒体或多个媒体(例如，集中或分布式数据库，或相关联高速缓冲存储器和服务器)。
术语“机器可读媒体”可以包含能够存储、编码或载送用于由机器700执行的指令且使机器700执行本发明的技术中的任何一或多个，或能够存储、编码或载送由此类指令使用或与此类指令相关联的数据结构的任何媒体。非限制性机器可读媒体实例可以包含固态存储器以及光学和磁性媒体。在实例中，集中式机器可读媒体包括具有多个粒子的机器可读媒体，所述粒子具有不变(例如，静止)质量。因此，集中式机器可读媒体是非暂时性传播信号。集中式机器可读媒体的具体实例可以包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(eprom)、电可擦除可编程只读存储器(eeprom))和快闪存储器装置；磁盘，例如内部硬盘和可移除式盘；磁光碟；以及cd-rom和dvd-rom盘。
指令724(例如，软件、程序、操作系统(os)等)或其它数据存储于存储装置721上，可由存储器704存取以供处理器702使用。存储器704(例如，dram)通常是快速但易失性的，且因此是与存储装置721(例如，ssd)不同类型的存储，所述存储装置721适合于长期存储，包含在“断开”条件中时的长期存储。在由用户或机器700的使用中的指令724或数据通常加载于存储器704中供处理器702使用。当存储器704装满时，可分配来自存储装置721的虚拟空间以补充存储器704；然而，因为存储装置721通常比存储器704慢，且写入速度通常比读取速度慢至少两倍，所以虚拟存储器的使用由于存储装置等待时间(与存储器704相比，例如dram)可极大地降低用户体验。此外，用于虚拟存储器的存储装置721的使用可极大地减少存储装置721的可用使用寿命。
与虚拟存储器相比，虚拟存储器压缩(例如，
针对移动电子装置或移动存储而优化的存储装置传统地包含mmc固态存储装置(例如，微安全数字(microsdtm)卡等)。mmc装置包含与主机装置的若干并行接口(例如，8位并行接口)，且经常是从主机装置可移除和分离的组件。相比之下，emmctm装置附接到电路板且视为主机装置的组件，其读取速度比得上基于串行atatm(串行高级技术(at)附接，或sata)的ssd装置。然而，对移动装置性能的需求持续增加，以便完全实现虚拟或增强现实装置，利用增加的网络速度等。响应于此需求，存储装置已经从并行转移到串行通信接口。包含控制器和固件的通用快闪存储(ufs)装置使用具有专用读取/写入路径的低电压差分信令(lvds)串行接口与主机装置通信，进一步推进了更高的读取/写入速度。
指令724可以进一步利用多个传送协议中的任一个(例如，帧中继、因特网协议(ip)、传输控制协议(tcp)、用户数据报协议(udp)、超文本传送协议(http)等)经由网络接口装置720使用传输媒体在通信网络726上发射或接收。实例通信网络可以包含局域网(lan)、广域网(wan)、包数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、简易老式电话(pots)网络和无线数据网络(例如，称为
额外实例：
实例1是一种用于存储连接资源的分配的装置，所述装置包括：缓冲器；以及处理电路，其用以：当存储装置在空闲状态中时接收用于所述存储装置的主动触发；测量所述缓冲器中的对应于所述存储装置的工作负载以确定所述工作负载满足阈值；响应于接收到所述主动触发和所述工作负载满足所述阈值而基于所述工作负载协商用于到所述存储装置的连接的连接参数，其中所述连接包含导线集合，且其中所述连接参数包含所述导线集合中的导线的选择或用于所述导线集合的信号格式；以及使用所述连接参数经由所述连接在所述存储装置上执行所述工作负载。
在实例2中，实例1的标的物包含其中当所述工作负载低于所述阈值时所述工作负载满足所述阈值，所述阈值界定突发到维持工作负载边界。
在实例3中，实例1到2的标的物包含其中所述连接根据通用快闪存储(ufs)2系列标准操作。
在实例4中，实例3的标的物包含其中所述连接参数包含将使用的通行道的数目。
在实例5中，实例4的标的物包含其中所述将使用的通行道的数目是一。
在实例6中，实例3到5的标的物包含其中所述连接参数包含速度。
在实例7中，实例6的标的物包含其中所述速度是从二十百万位每秒到三十百万位每秒。
在实例8中，实例1到7的标的物包含其中为了测量所述工作负载，所述处理电路测量用于所述存储装置的命令队列的命令统计，其中所述命令队列在所述缓冲器中。
在实例9中，实例8的标的物包含其中所述命令统计包含以下各项中的至少一个：所述命令队列中的命令的计数，所述命令队列中的命令的总大小，所述命令队列中的命令的到达频率，用于所述命令队列中的命令的连接带宽，或用于所述命令队列中的命令的输入-输出比率。
在实例10中，实例8到9的标的物包含其中所述命令统计是在一时间周期内的计数。
在实例11中，实例1到10的标的物包含其中所述装置是当在操作中时所述存储装置连接到的主机系统的部分。
在实例12中，实例1到11的标的物包含其中所述装置是封装于所述存储装置中的控制器。
在实例13中，实例1到12的标的物包含其中所述存储装置是三维nand快闪存储装置。
实例14是一种用于存储连接资源的分配的方法，所述方法包括：当存储装置在空闲状态中时接收用于所述存储装置的主动触发；测量对应于所述存储装置的工作负载以确定所述工作负载满足阈值；响应于接收到所述主动触发和所述工作负载满足所述阈值而基于所述工作负载协商用于到所述存储装置的连接的连接参数，其中所述连接包含导线集合，且其中所述连接参数包含所述导线集合中的导线的选择或用于所述导线集合的信号格式；以及使用所述连接参数经由所述连接在所述存储装置上执行所述工作负载。
在实例15中，实例14的标的物包含其中当所述工作负载低于所述阈值时所述工作负载满足所述阈值，所述阈值界定突发到维持工作负载边界。
在实例16中，实例14到15的标的物包含其中所述连接根据通用快闪存储(ufs)2系列标准操作。
在实例17中，实例16的标的物包含其中所述连接参数包含将使用的通行道的数目。
在实例18中，实例17的标的物包含其中所述将使用的通行道的数目是一。
在实例19中，实例16到18的标的物包含其中所述连接参数包含速度。
在实例20中，实例19的标的物包含其中所述速度是从二十百万位每秒到三十百万位每秒。
在实例21中，实例14到20的标的物包含其中测量所述工作负载包含测量用于所述存储装置的命令队列的命令统计。
在实例22中，实例21的标的物包含其中所述命令统计包含以下各项中的至少一个：所述命令队列中的命令的计数，所述命令队列中的命令的总大小，所述命令队列中的命令的到达频率，用于所述命令队列中的命令的连接带宽，或用于所述命令队列中的命令的输入-输出比率。
在实例23中，实例21到22的标的物包含其中所述命令统计是在一时间周期内的计数。
在实例24中，实例14到23的标的物包含其中所述方法的操作由当在操作中时所述存储装置连接到的主机系统执行。
在实例25中，实例14到24的标的物包含其中所述方法的操作由封装于所述存储装置中的控制器执行。
在实例26中，实例14到25的标的物包含其中所述存储装置是三维nand快闪存储装置。
实例27是至少一个机器可读媒体，其包含指令，所述指令当由处理电路执行时致使所述处理电路执行实例14到26的任一方法。
实例28是一种系统，其包括用以执行实例14到26的任一方法的机构。
实例29是一种机器可读媒体，其包含指令，所述指令当由处理电路执行时致使所述处理电路执行包括以下各项的操作：当存储装置在空闲状态中时接收用于所述存储装置的主动触发；测量对应于所述存储装置的工作负载以确定所述工作负载满足阈值；响应于接收到所述主动触发和所述工作负载满足所述阈值而基于所述工作负载协商用于到所述存储装置的连接的连接参数，其中所述连接包含导线集合，且其中所述连接参数包含所述导线集合中的导线的选择或用于所述导线集合的信号格式；以及使用所述连接参数经由所述连接在所述存储装置上执行所述工作负载。
在实例30中，实例29的标的物包含其中当所述工作负载低于所述阈值时所述工作负载满足所述阈值，所述阈值界定突发到维持工作负载边界。
在实例31中，实例29到30的标的物包含其中所述连接根据通用快闪存储(ufs)2系列标准操作。
在实例32中，实例31的标的物包含其中所述连接参数包含将使用的通行道的数目。
在实例33中，实例32的标的物包含其中所述将使用的通行道的数目是一。
在实例34中，实例31到33的标的物包含其中所述连接参数包含速度。
在实例35中，实例34的标的物包含其中所述速度是从二十百万位每秒到三十百万位每秒。
在实例36中，实例29到35的标的物包含其中测量所述工作负载包含测量用于所述存储装置的命令队列的命令统计。
在实例37中，实例36的标的物包含其中所述命令统计包含以下各项中的至少一个：所述命令队列中的命令的计数，所述命令队列中的命令的总大小，所述命令队列中的命令的到达频率，用于所述命令队列中的命令的连接带宽，或用于所述命令队列中的命令的输入-输出比率。
在实例38中，实例36到37的标的物包含其中所述命令统计是在一时间周期内的计数。
在实例39中，实例29到38的标的物包含其中所述机器可读媒体的操作由当在操作中时所述存储装置连接到的主机系统执行。
在实例40中，实例29到39的标的物包含其中所述机器可读媒体的操作由封装于所述存储装置中的控制器执行。
在实例41中，实例29到40的标的物包含其中所述存储装置是三维nand快闪存储装置。
实例42是一种用于存储连接资源的分配的系统，所述系统包括：用于当存储装置在空闲状态中时接收用于所述存储装置的主动触发的机构；用于测量对应于所述存储装置的工作负载以确定所述工作负载满足阈值的机构；用于响应于接收到所述主动触发和所述工作负载满足所述阈值而基于所述工作负载协商用于到所述存储装置的连接的连接参数的机构，其中所述连接包含导线集合，且其中所述连接参数包含所述导线集合中的导线的选择或用于所述导线集合的信号格式；以及用于使用所述连接参数经由所述连接在所述存储装置上执行所述工作负载的机构。
在实例43中，实例42的标的物包含其中当所述工作负载低于所述阈值时所述工作负载满足所述阈值，所述阈值界定突发到维持工作负载边界。
在实例44中，实例42到43的标的物包含其中所述连接根据通用快闪存储(ufs)2系列标准操作。
在实例45中，实例44的标的物包含其中所述连接参数包含将使用的通行道的数目。
在实例46中，实例45的标的物包含其中所述将使用的通行道的数目是一。
在实例47中，实例44到46的标的物包含其中所述连接参数包含速度。
在实例48中，实例47的标的物包含其中所述速度是从二十百万位每秒到三十百万位每秒。
在实例49中，实例42到48的标的物包含其中所述用于测量所述工作负载的机构包含用于测量用于所述存储装置的命令队列的命令统计的机构。
在实例50中，实例49的标的物包含其中所述命令统计包含以下各项中的至少一个：所述命令队列中的命令的计数，所述命令队列中的命令的总大小，所述命令队列中的命令的到达频率，用于所述命令队列中的命令的连接带宽，或用于所述命令队列中的命令的输入-输出比率。
在实例51中，实例49到50的标的物包含其中所述命令统计是在一时间周期内的计数。
在实例52中，实例42到51的标的物包含其中所述系统是当在操作中时所述存储装置连接到的主机系统。
在实例53中，实例42到52的标的物包含其中所述系统是封装于所述存储装置中的控制器。
在实例54中，实例42到53的标的物包含其中所述存储装置是三维nand快闪存储装置。
实例55是至少一个机器可读媒体，其包含指令，所述指令当由处理电路执行时致使所述处理电路执行操作以实施实例1到54中的任一者。
实例56是一种设备，其包括用以实施实例1到54中的任一者的机构。
实例57是一种用以实施实例1到54中的任一者的系统。
实例58是一种用以实施实例1到54中的任一者的方法。
以上详细描述包含对附图的参考，所述附图形成所述详细描述的一部分。所述图式借助于说明展示可实践本发明的特定实施例。这些实施例在本文中也称为“实例”。此类实例可包含除了所示出或所描述的那些元件之外的元件。然而，本发明人还预期其中仅提供所示出或所描述的那些元件的实例。此外，本发明的发明人还预期使用相对于特定实例(或其一或多个方面)或相对于本文展示或描述的其它实例(或其一或多个方面)而展示或描述的那些元件的任何组合或排列的实例(或其一或多个方面)。
在本文件中，术语如专利文件中所常见而使用术语“一”以包含一个或多于一个，其独立于“至少一个”或“一或多个”的任何其它例子或使用。在此文献中，术语“或”用于指代非排它性或，使得除非另有指示，否则“a或b”可包含“a而非b”、“b而非a”以及“a和b”。在所附权利要求书中，术语“包含”和“在其中(inwhich)”用作相应术语“包括”和“其中(wherein)”的通俗等效术语。此外，在所附权利要求书中，术语“包含”和“包括”为开放式的，也就是说，包含除权利要求书中在此术语之后列出的那些元件之外的元件的系统、装置、物品或过程仍被视为在权利要求书的范围内。此外，在随附权利要求书中，术语“第一”、“第二”和“第三”等仅用作标签，且并不在于对其对象施加数字要求。
在不同实例中，本文中所描述的组件、控制器、处理器、单元、引擎或表可包含存储于物理装置上的物理电路或固件等。如本文中所使用，“处理器”意指任何类型的计算电路，例如(但不限于)微处理器、微控制器、图形处理器、数字信号处理器(dsp)，或任何其它类型的处理器或处理电路，包含处理器或多核心装置群组。
如在本文档中所使用的术语“水平”被定义为平行于衬底的常规平面或表面的平面，例如下伏于晶片或裸片的常规平面或表面，而无论在任一时间点所述衬底的实际定向如何。术语“竖直”指代垂直于如上定义的水平的方向。例如“上”、“上方”和“下方”等介词是相对于常规平面或表面在衬底的顶部或暴露表面上而定义，无论衬底的定向如何；且同时“上”既定表明一个结构相对于其位于其“上”的另一结构的直接接触(无做出相反指示的表达的存在下)；术语“上方”和“下方”明确地既定识别结构(或层、特征等)的相对放置，其明确地包含但不限于所识别结构之间的直接接触，除非具体来说如此指示。类似地，术语“上方”和“下方”不限于水平定向，因为如果一结构在某个时间点是所讨论的构造的最外部分，那么即使所述结构相对于参考结构竖直延伸而不是在水平定向上延伸，此结构也可在参考结构“上方”。
本文使用术语“晶片”和“衬底”来大体上指代集成电路形成于其上的任何结构，并且还指代在集成电路制造的各个阶段期间的这些结构。因此，以下详细描述不应以限制性意义来理解，并且各种实施例的范围仅由所附权利要求书连同此权利要求书授权的等效物的完整范围定义。
根据本发明且在本文中所描述的各种实施例包含使用存储器单元的竖直结构(例如，存储器单元的nand串)的存储器。如本文中所使用，将采用相对有存储器单元形成在上面的衬底的表面的方向性形容词(即，竖直结构将被视为远离衬底表面而延伸，竖直结构的底端将被视为最接近衬底表面的端部，并且竖直结构的顶端将被视为最远离衬底表面的端部)。
如本文中所使用，方向性形容词(例如水平、竖直、正交、平行、垂直等)可指相对定向，并且除非另外指出，否则并不意图需要严格遵守具体几何性质。举例来说，如本文中所使用，竖直结构无需精确地垂直于衬底的表面，而是可替代地大体上垂直于衬底的表面，并且可形成与衬底的表面的锐角(例如，在60度与120度之间等)。
在本文所描述的一些实施例中，可将不同掺杂配置应用于源极侧选择栅极(sgs)、控制栅极(cg)和漏极侧选择栅极(sgd)，其中的每一个在此实例中可以由多晶硅形成或至少包含多晶硅，结果使得这些层次(例如，多晶硅等)当暴露于蚀刻溶液时可具有不同蚀刻速率。举例来说，在3d半导体装置中形成单片支柱的过程中，sgs和cg可形成凹部，而sgd可保持较少凹入或甚至不凹入。这些掺杂配置因此可通过使用蚀刻溶液(例如，四甲基铵氢氧化物(tmch))实现进入3d半导体装置中的相异层次(例如，sgs、cg和sgd)中的选择性蚀刻。
如本文所使用，操作存储器单元包含从存储器单元读取、对存储器单元写入或擦除存储器单元。使存储器单元置于既定状态中的操作在本文中被称作“编程”，且可包含对存储器单元写入或从存储器单元擦除(例如，存储器单元可经编程为擦除状态)。
根据本发明的一或多个实施例，位于存储器装置内部或外部的存储器控制器(例如，处理器、控制器、固件等)能够确定(例如，选择、设定、调整、计算、改变、清除、传送、适配、导出、界定、利用、修改、应用等)磨损循环的数量，或磨损状态(例如，记录磨损循环、在存储器装置的操作发生时对其进行计数、跟踪其起始的存储器装置的操作、评估对应于磨损状态的存储器装置特性等)。
根据本发明的一或多个实施例，存储器存取装置可经配置以关于每一存储器操作将磨损循环信息提供到存储器装置。存储器装置控制电路(例如，控制逻辑)可经编程以补偿对应于磨损循环信息的存储器装置性能改变。存储器装置可接收磨损循环信息且响应于磨损循环信息而确定一或多个操作参数(例如，值、特性)。
将理解，当一元件被称作“在另一元件上”、“连接到另一元件”或“与另一元件耦合”时，其可直接在另一元件上、与另一元件直接连接或耦合或可存在介入元件。相比之下，当一元件被称作“直接”在另一元件“上”、“直接连接到”或“直接耦合到”另一元件时，不存在介入的元件或层。如果两个元件在图式中展示为被线连接，那么除非另外指明，否则所述两个元件可耦合、或直接耦合。
本文中所描述的方法实例可至少部分地由机器或计算机实施。一些实例可包含编码有指令的计算机可读媒体或机器可读媒体，所述指令可操作以配置电子装置以执行如在以上实例中描述的方法。这类方法的实施方案可包含代码，例如微码、汇编语言代码、高级语言代码等等。这类代码可包含用于执行各种方法的计算机可读指令。所述代码可以形成计算机程序产品的部分。此外，代码可例如在执行期间或在其它时间有形地存储于一或多个易失性或非易失性有形计算机可读媒体上。这些有形计算机可读媒体的实例可包含但不限于：硬盘、可装卸式磁盘、可装卸式光盘(例如，压缩光盘和数字视频光盘)、盒式磁带、存储器卡或棒、随机存取存储器(ram)、只读存储器(rom)、固态驱动器(ssd)、通用快闪存储(ufs)装置、嵌入式mmc(emmc)装置及类似物。
以上描述预期为说明性的而非限制性的。例如，上述实例(或其一或多个方面)可以彼此组合使用。例如所属领域的技术人员在查阅以上描述后可使用其它实施例。所述摘要在遵守以下理解的情况下提交：其将不会用于解释或限制权利要求的范围或含义。另外，在以上具体实施方式中，可将各种特征分组在一起以简化本发明。不应将此情况解释为期望未主张的公开特征对任何权利要求来说是必需的。实情为，本发明标的物可在于比特定所揭示实施例的所有特征要少。因此，特此将所附权利要求书并入到具体实施方式中，其中每一权利要求作为一单独实施例而独立存在，且预期此些实施例可以各种组合或排列彼此组合。本发明的范围应该通过参考所附的权利要求书以及所述权利要求书所授予的等效物的完整范围来确定。
- 还没有人留言评论。精彩留言会获得点赞！