一种多模式的ONFI接口发送电路的制作方法

本实用新型涉及ONFI(Open NAND Flash Interface Specification)接口发送电路。

背景技术：

在ONFI接口电路中，不同模式的发送信号的电平规范跨度很大，从3.3V，1.8V，到1.2V。给设计带来很大难度，现有产品技术一般很难做到三者兼容。

技术实现要素：

本实用新型的目的在于提供一种多模式的ONFI接口发送电路，解决了三种电压模式的兼容问题。

实现上述目的的技术方案是：

一种多模式的ONFI接口发送电路，包括上拉单元和下拉单元，其中，

所述上拉单元包括3.3V的PMOS管(P型金属氧化物半导体场效应管)和3.3V的第一NMOS管(N型金属氧化物半导体场效应管)，

所述PMOS管的源极和所述第一NMOS管的漏极接电源VDDIO；电源VDDIO由外部电源供给3.3V、1.8V或1.2V；

所述PMOS管的漏极和所述第一NMOS管的源极相接，作为输出端；

所述PMOS管的栅极接收0V或3.3V的控制信号A，所述第一NMOS管的栅极接收3.3V或0V的控制信号B；

所述下拉单元包括3.3V的第二NMOS管，该第二NMOS管的栅极接收3.3V或0V的控制信号C，分别控制第二NMOS管打开或关闭来发送低电平或高电平。

优选的，所述的控制信号A、控制信号B和控制信号C均来自前级预驱动单元。

优选的，发送低电平时，上拉单元关闭，下拉单元打开，控制信号A为3.3V，控制信号B为0V；

发送高电平时：

在3.3V模式中，控制信号A为0V，控制信号B为3.3V，所述PMOS管和所述第一NMOS管共同使信号上拉到3.3V；

在1.2V或1.8V模式中，控制信号A为3.3V，控制信号B为3.3V，所述第一NMOS管把信号上拉至1.2V或1.8V。

本实用新型的有益效果是：本实用新型通过有效的结构设计，解决了三种电压模式的发送信号的电平规范跨度大导致的设计上难以兼容的问题，使产品应用范围大幅扩展。

附图说明

图1是本实用新型中上拉单元的电路图。

具体实施方式

下面将结合附图对本实用新型作进一步说明。

本实用新型的多模式的ONFI接口发送电路中，主驱动单元分为上拉单元和下拉单元。

发送0(低电平)时，要求上拉单元关闭，下拉单元打开，信号被拉到0V电平。发送1(高电平)时，下拉单元关闭，上拉单元打开，在3.3/1.8/1.2V模式中，信号应该被分别拉到3.3/1.8/1.2V。鉴于接口电路ESD(Electro-Staticdischarge，静电释放)的限制，主驱动单元必须用耐3.3V的高压cmos(互补金属氧化物半导体)管，该高压cmos管在1.2V模式下，常常因为电压过低导致cmos管难以打开，不能正常工作。对于主驱动单元，本实用新型在3.3V高压cmos管的基础上，采用两组电源：VDD33和VDDIO。VDD33为3.3V，VDDIO在3.3/1.8/1.2V模式中，分比由外部电源供给3.3/1.8/1.2V。

请参阅图1，上拉单元包括3.3V的PMOS管MP1和3.3V的第一NMOS管MN1。

PMOS管MP1的源极和第一NMOS管MN1的漏极接电源VDDIO。PMOS管MP1的漏极和第一NMOS管MN1的源极相接，作为输出端。PMOS管MP1的栅极接收0V或3.3V的控制信号A，第一NMOS管MN1的栅极接收3.3V或0V的控制信号B。

下拉单元包括3.3V的第二NMOS管，该第二NMOS管的栅极接收3.3V或0V的控制信号C，分别控制第二NMOS管打开或关闭来发送低电平或高电平。控制信号A、控制信号B和控制信号C均来自前级预驱动单元。前级预驱动单元由适当的3.3V逻辑单元产生所需的信号。

发送低电平时，上拉单元关闭，下拉单元打开，即：控制信号A为3.3V，控制信号B为0V。

发送高电平时，根据模式不同，PMOS管MP1和第一NMOS管MN1有不同打开关闭状态：

在3.3V模式中，PMOS管MP1和第一NMOS管MN1同时打开，即：控制信号A为0V，控制信号B为3.3V，PMOS管MP1和第一NMOS管MN1共同使信号上拉到3.3V。防止单独第一NMOS管MN1上拉不足或单独PMOS管MP1上拉阻抗不足。

在1.2V或1.8V模式中，第一NMOS管MN1单独打开，即：控制信号B为3.3V。PMOS管MP1可不打开，以防上拉阻抗过强，超出规范，即：控制信号A为3.3V，

第一NMOS管MN1单独以合适的阻抗把信号上拉至1.2V或1.8V。

以上实施例仅供说明本实用新型之用，而非对本实用新型的限制，有关技术领域的技术人员，在不脱离本实用新型的精神和范围的情况下，还可以作出各种变换或变型，因此所有等同的技术方案也应该属于本实用新型的范畴，应由各权利要求所限定。