存储装置的制作方法

本公开系关于一种存储装置，以及关于一种存储装置的读取技术。

背景技术：

许多现代的电子设备包含电子存储(electronicmemory)，例如硬盘驱动器或随机存取存储(randomaccessmemory,ram)。电子存储可以是挥发性存储或非挥发性存储。非挥发性存储能在没有电源的情况下仍保留其储存的数据，而挥发性存储在断电时会，其数据存储器的内容会消失。磁性隧道结(magnetictunneljunctions,mtj)可用于硬盘驱动器或随机存取存储，因此是下一代存储非常有希望的解决方案。

技术实现要素：

本公开内容的一态样系提供一种存储装置，包括磁性隧道结(mtj)电流路径、参考电流路径和偏压电流路径。磁性隧道结电流路径包含磁性隧道结存储单元，配置以在第一数据状态和第二数据状态之间切换，第一数据状态具有第一电阻，而第二数据状态具有不同于第一电阻的第二电阻。参考电流路径并联于磁性隧道结电流路径，参考电流路径包含参考存储单元，具有介于第一电阻和第二电阻之间的参考电阻。偏压电流路径并联于磁性隧道结电流路径和参考电流路径，其中偏压电流路径配置以在读取操作中，施加偏压予磁性隧道结电流路径和参考电流路径，因此自磁性隧道结存储单元读取到第一数据状态时，磁性隧道结电流路径和参考电流路径会各自携带一电流准位，自磁性隧道结存储单元读取到第二数据状态时，磁性隧道结电流路径和参考电流路径各自携带此电流准位。

附图说明

有关本公开内容的各方面，可以从以下详细的描述和附图获得充分的了解。应注意的是，根据该技术领域中的标准实践，各种特征未按照比例绘制。实际上，为了清楚讨论，可以任意增加或减少各种特征的尺寸。

图1a为一磁性隧道结存储单元的一些实施方式的三维视图。

图1b-1f为用于磁性隧道结存储单元的固定结构的另外一些实施方式。

图2为包括磁性隧道结存储单元数组和相关联的读取电路的存储器装置的一些实施方式的电路示意图。

图3为可以在图2的存储器件中使用的数据路径的一些实施方式的电路示意图。

图4-5为描述存储装置的读取操作的一些实施方式的时序图。

图6为从磁性隧道结存储装置读取的方法的一些实施方式的流程图。

图7为包括磁性隧道结存储组件的存储装置的一些实施方式的横截面图。

图8为图7的存储器件的俯视图。

具体实施方式

本公开内容提供了许多不同的实施方式或实施例，用于实现本公开内容的不同技术特征。以下描述组件和安排的具体示例以简化本公开内容。当然，这些仅仅是示例，而不是限制性的。例如，在以下的描述中，一第一特征是形成在一第二特征之上或以上的，这可以包括其中该第一和该第二特征是直接接触形成的实施例，并且也能包括可以在该第一和该第二特征之间形成附加特征的实施例，使得第一和第二特征可以不直接接触。另外，本公开内容可以在各种示例中重复参考数字和/或字母。这种重复是为了简化和清晰的目的，本身并不决定所讨论的各种实施例和/或配置之间的关系。

此外，在此使用空间相对用语，例如“下方”，“之下”，“以下”，“上方”，“之上”等，以便于描述如图中所示的一个组件或特征与另一个组件或特征的关系。除了图中所示的方向之外，空间相对用语的用意在于包含使用中的装置或操作的不同面向。装置可以其他方式转向(旋转90度或在其他方向)，并且同样可以相对应地解释这里使用的空间相对描述符号。

磁性隧道结(magnetictunneljunctions,mtj)包含被穿隧阻隔层所分开的第一铁磁薄膜和第二铁磁薄膜。其中一个铁磁薄膜(通常称为参考层)具有固定的磁化方向，而另外一个铁磁薄膜(通常称为自由层)具有可变的磁化方向。对于具有正隧道磁电阻(tunnelmagnetoresistance,tmr)的磁性隧道结来说，如果参考层和自由层的磁化方向处于平行方向，则电子将很可能穿隧过穿隧阻隔层，使得磁性隧道结处于低电阻状态。相反地，如果参考层和自由层的磁化方向处于反平行方向(anti-parallelorientation)，则电子较不可能穿隧过穿隧阻隔层，而使得磁性隧道结处于高电阻状态。因此，磁性隧道结可在两种电阻状态之间切换，具有低电阻的第一状态(rp：参考层和自由层的磁化方向是平行的)和具有高电阻的第二状态(rap：参考层和自由层的磁化方向是反平行的)。应注意的是，磁性隧道结也可具有负隧道磁电阻，例如反平行方向的磁化方向是低电阻，而平行方向的磁化方向是高电阻，虽然以下的说明是描述磁性隧道结具有正的隧道磁电阻的情况下，但是应当能理解，该公开内容也适用于隧道磁电阻为负的磁性隧道结。

由于它们的二元特性，磁性隧道结用在存储单元中以储存数字数据，其中低电阻状态rp对应到第一数据状态(例如，逻辑“0”)，而高电阻状态rap对应到第二数据状态(例如，逻辑“1”)。为了从这样的磁性隧道结存储单元读取数据，可以将磁性隧道结的电阻rmtj(其在rp和rap之间变化，取决于储存的数据状态)与参考单元的电阻rref进行比较(例如，rref被设计在rp和rap之间，例如平均值)。在一些技术中，一个给定的读取电压vread被施加到磁性隧道结存储单元和参考单元。该读取电压会造成一个读取电流流过磁性隧道结(imtj)，和一个参考电流流过参考单元(iref)。如果该磁性隧道结处于平行状态，则读取电流imtj会有一个大于iref的第一值imtj-p；但如果该磁性隧道结处于反平行状态，则读取电流为imtj会有一个小于iref的第二个值imtj-ap。因此，在读取操作中，如果imtj大于iref，则从磁性隧道结单元会读取到一个第一数字值(例如“0”)。另一方面，如果imtj小于iref，则从磁性隧道结单元会读取到一个第二数字值(例如“1”)。

然而，在此架构下，对于平行状态和反平行状态的读取操作，iref和imtj之间几乎没有电流差异，即iref，imtj-p和imtj-ap几乎是相同的。实际上，设计者应该使它们完全相同，仅有一些微小的差异，系来自于电阻的负载效应或是像晶体管中的短通道效应或gm差异所造成的非理想性。虽然大的读取电流将在rp和rap之间提供良好的信号区别，但是大的读取电流可能无意中覆写了磁性隧道结中的自由层。相反地，小的读取电流不太可能覆写自由层，但是小的读取电流在rp和rap之间造成的信号区别较差。此外，随着磁性隧道结的尺寸愈来愈小，磁性隧道结的电阻随之增加并且加重了这些读取操作的问题。

本公开内容提供了用于读取磁性隧道结存储单元的技术，这些磁性隧道结存储单元会随着连续几个制程世代中磁性隧道结的尺寸减小而缩小，而该技术能保持侦测信号的读取能力。相反地，对于先前的技术，侦测到的信号随着连续的制程世代而变差。这是因为，对于一给定的ra乘积(ra乘积是指电阻和面积的乘积，resistance-areaproduct，系固定的技术参数，通常保持不变，因此设计师因应其变化而改变相对应的电路设计)，当磁性隧道结的尺寸缩小时，磁性隧道结的面积也随之减小。这导致磁性隧道结的电阻rmtj增加。因此参考电阻器的电阻rref也因应地增大。而磁性隧道结单元和参考单元之间的电流差，即△i(或写成△ip和△iap分别对应到平行状态的磁性隧道结和反平行状态的磁性隧道结)，会与参考电阻器的电阻rref成反比，△i～vread|rmtj-rref|/(rmtj·rref)。因此，随着制程节点的推进，侦测到的信号会显著降低。此外，在先进制程中，节点电压，即电路运行的电源电压，也会缩小。这导致了变得更小的读取电压vread，其造成侦测信号△i更进一步地变小。相反的，本公开内容侦测磁性隧道结单元和参考单元间的电位差△v(或写成△vp和△vap分别对应到平行状态的磁性隧道结和反平行状态的磁性隧道结)以得到一电流偏差ibias。随着制程世代的进步，ibias例如会随着面积按比例缩小。然而，因为电阻已随着面积的缩小而增大，侦测信号(△v～ibias·|rmtj-rref|)会自动调整以维持读出信号。因此，本公开内容呈现的技术是自动地与制程世代一同缩放。

在一些实施方式中，存储单元的存取晶体管是在一亚阈值(sub-threshold)饱和的模式下操作，这有助于减小电流同时还能向读取电路施加恒定的电流-偏压。在一些实施方式中，这些技术透过使用比先前方法更低的电流和电压准位来降低功率消耗，并且还可以降低存储单元的读取扰动速率。

图1a绘示了磁性隧道结(mtj)存储单元100的一些实施方式，其可以用来与本文提供的各种读取技术一起使用。磁性隧道结存储单元100包括一磁性隧道结存储组件102和一存取晶体管104。一位线(bl)耦合到磁性隧道结存储器组件102的一端，而一源极线(sl)是透过存取晶体管104耦合到磁性隧道结存储器组件的另一端。因此，施加一适当的字元线(wl)电压到存取晶体管104的栅电极将磁性隧道结存储组件102耦合在位线和源极线之间，并允许一偏压通过位线和源极线施加在磁性隧道结存储组件102上。因此，透过提供适当的偏压条件，磁性隧道结存储组件102可以在两个电阻状态之间切换，具有低电阻的第一状态(参考层和自由层的磁化方向是平行的)和具有高电阻的第二状态(参考层和自由层的磁化方向是反平行的)，以储存数据。

磁性隧道结存储组件102包括一固定结构105、固定结构105上方的一铁磁参考层106以及铁磁参考层106上方的一铁磁自由层108。一非磁性阻隔层110将该铁磁参考层106与铁磁自由层108分开。尽管本公开内容主要在磁性隧道结方面进行了描述，但是应当理解，它适用于自旋阀存储组件的应用，其可以使用软磁层作为铁磁自由层108，并且使用硬磁层作为参考层106，以及将磁性硬层和软磁层分开的非磁性屏障。

在一些实施方式中，固定结构105是多层结构，其包括一固定层114和固定层114上方的薄金属中间层116。固定层114的磁化方向是受到约束或“固定”着。在一些实施方式中，固定层114包括cofeb，并且金属中间层116中包括钌(ru)。金属中间层116具有一预定厚度，其在固定层114和铁磁参考层106之间引入一强反平行耦合(stronganti-parallelcoupling)。例如，在一些实施方式中，金属中间层116是一过渡金属、一过渡金属合金或甚至一氧化物以提供强反铁磁层间交换耦合(interlayer-exchangecoupling,iec)，金属中间层116的厚度范围大约为1.2埃到30埃。在一些实施方式中，金属中间层116是钌(ru)层或铱(ir)层。

铁磁参考层106具有一“固定”的磁化方向。在一些实施方式中，铁磁参考层106是一cofeb层。铁磁参考层106的磁矩与固定层114的磁矩相反。例如，在图1a的实施例中，固定层114的磁化方向可以沿着z轴指向上，而铁磁参考层106的磁化方向可以沿着z轴指向下，尽管在其他实施方式中，这些磁化方向可以“翻转(flipped)”，变成固定层114指向下方而参考层106指向上方。磁化方向也可以是指向平面(例如，指向x和/或y方向)，而不是根据实施方式向上或向下。

在一些实施方式中，非磁性阻隔层110可包括一非晶相阻隔层，例如氧化铝(alox)或氧化钛(tiox)；或一结晶相阻隔层，例如氧化锰(mgo)或尖晶石(mga12o4亦即mao)。在一些实施方式中，非磁性阻隔层110是一隧道势垒(tunnelbarrier)，其足够薄以允许在铁磁自由层108和铁磁参考层106之间发生电流的量子力学穿隧。在其他的一些实施方式中，用一自旋阀(spinvalve)来代替磁性隧道结，非磁性阻隔层110通常是非磁性金属。非磁性金属的例子包括但不限于：铜、金、银、铝、铅、锡、钛和锌或一些合金，例如黄铜和青铜。

铁磁自由层108能够在两个磁化状态之间改变其磁化方向，而这两个磁化状态具有不同的电阻，不同电阻对应于存储在存储单元中的二进制数据状态。在一些实施方式中，铁磁自由层108可包括一磁性金属，例如铁，镍，钴及其合金。例如，在一些实施方式中，铁磁自由层108可包括钴，铁和硼，例如cofeb铁磁自由层；而非磁性阻隔层110可包括一非晶相阻隔层，例如氧化铝(alox)或氧化钛(tiox)，或一结晶相阻隔层，例如氧化锰(mgo)或尖晶石(mga12o4)。

例如，在一第一状态中，铁磁自由层108可以具有一第一磁化方向，其中铁磁自由层108的磁化方向与铁磁参考层106的磁化方向为平行排列，从而为磁性隧道结存储组件102提供相对较低的电阻。而在一第二状态中，铁磁自由层108的磁化方向和铁磁参考层106的磁化方向反平行排列，从而为磁性隧道结存储组件102提供相对高的电阻。

图1b绘示了层118和层114为反铁磁耦合的情况，使得层118和层114共同形成一合成反铁磁体(syntheticanti-ferromagnet,saf)。这种耦合是由金属中间层116引起的，其可以是一过渡金属，例如钌或铱。

图1c是图1b的替代示意图。它还绘示了铁磁参考层106和层118之间的金属间隔层，该金属间隔层的作用是在退火过程中从铁磁参考层106中吸走硼。间隔物金属层120可以是一过渡金属，例如钽、铪、钼、钨或它们与cofeb的合金。

图1d绘示了铁磁参考层106和层118可能形成一复合层或不形成一复合层的实施例，但分别绘示。在这种情况下，固定层114是沉积在顶端而不是底部。固定层114的磁化方向与铁磁参考层106和层118的磁化方向相反，其中铁磁参考层106和层118具有相同的磁化方向。

图1e是图1d的替代示意图，其中具有间隔物金属层120的明确图示。

图1f是图1e的替代示意图，其中组件106包含组件106、120和118，如图1a中所示。

图2绘示了根据本公开内容的一些实施方式，一个具有多个磁性隧道结存储单元100的存储装置200。每个磁性隧道结存储单元100包括磁性隧道结存储组件102和存取晶体管104。磁性隧道结存储单元100以m列(位)和n行(字元)的方式排列，并且在图2中标记为crow-column。字元线(wl)沿各自的行延伸，并沿各自的行耦接到存取晶体管104的栅极。位线(bit-line,bl)和源极线(source-line,sl)沿各自的列延伸，其中位线耦合到磁性隧道结存储组件102的铁磁自由层(ferromagneticfloatinglayer)，而源极线透过存取晶体管104耦合到磁性隧道结存储组件102的参考层。例如，在存储装置200的行1中，单元c1-1通过cm-1形成可以透过活化字元线wl1存取的一m位数据的字。因此，当wl1被活化时，可以向各个单元c1-1至cm-1经由位线bl1至blm以及/或经由源线sl1至通过slm写入数据状态或读取数据状态。每列还具有感测放大器(s/a)，用于在读取操作期间从列的访问单元检测存储的数据状态。因此，存取单元中的数据被感测放大器电路202所侦测(s/ac1到s/acm分别对应到列1到m)。例如，当wl1被活化(其他wls被去活化)时，位线(bl1至blm)产生各自的偏压对应于储存在存取存储器单元中相对应的数据状态(c1-1至cm-1)。而感测放大器(由s/ac1至s/acm)分别从位线(由bl1至blm)侦测到数据状态。

在对行1的一个标准的写入操作中，一电压vwl被施加到字元线wl1，其中vwl通常大于或等于存取晶体管104的阈值电压，因此导通行1内的存取晶体管并耦合位线bl1-blm到所存取的单元中的磁性隧道结存储组件102(例如，存储单元c1-1到c1-m)。将合适的电压施加到位线bl1-blm和源极线sl1-slm，其中每个位在线的电压表示要写入附加到该位线的存储单元的数据值。当行1被存取时，其他行(wl2-wln)的字元线保持关闭，使得其他单元的磁性隧道结存储组件保持隔离并且不被写入或读取。

在对行1的一个标准的读取操作中，电压vwl再次被施加到字元线wl1，以导通存取晶体管104并将位线bl1到blm耦合至所存取的单元的磁性隧道结存储组件(c1-1到c1-m)。然后，磁性隧道结存储组件根据它们的储存状态，透过存取晶体管104放电到位线bl1到blm，因而造成位线电压bl1到blm改变。位线电压的变化量是取决于被存取的磁性隧道结存储组件102的状态。为了确定被存取的磁性隧道结存储组件的状态是“1”还是“0”，每个感测放大器202的一个差分输入端(differentialinputterminal)耦合到列的位线(例如，s/ac1耦合到位线bl1)，并且另一个差分感测放大器输入端是耦合到一参考电压(例如，在该实施例中为参考位线refbl1)。根据单元位线bl1是相对于refbl1上的参考电压较高或较低，感测放大器会传回“1”或“0”。

应当理解，取决于实施方式，电流可以在各个方向上流动。在一些实施方式中，读取电流从位线流到源极线。然而，在其他实施方式中也可以发生反向读取，其中读取电流从源极线流向位线。此外，整个磁性隧道结结构可以被颠倒制造，并称为顶部固定磁性隧道结(top-pinnedmtj)。因此，在顶部固定磁性隧道结的情况下，位线更靠近铁磁参考层106，而源极线更靠近铁磁自由层108。图3更详细地绘示了存储数组的数据路径300的示意图。数据路径300对应于图2的存储数组的一个单列，虽然连同了一些标准的附加电路，为了简单起见，图2中省略了这些附加电路。为清楚起见，数据路径300仅用一个磁性隧道结存储单元100表示，但是应当理解，附加存储单元可以透过位线和源极线与图示的磁性隧道结存储单元100并联排列在一起，与图2一致。在此提供一个关于该数据路径的结构上描述，而关于数据路径的功能方面的更详细描述，如下图4-5所示。

数据路径300包括一偏压电流路径302，一参考电流路径304和一磁性隧道结电流路径306，它们在vdd和vss之间彼此互相并联排列。感测放大器308被配置来侦测来自磁性隧道结存储单元100的数据状态。其是藉由比较由存取的存储单元提供的电压(vmtj)和由参考存储单元100’提供的参考电压(vref)得来。根据这些电压(vmtj或vref)，感测放大器308提供处于该两种状态之一的输出电压(vout)，代表逻辑“1”或逻辑“0”，储存在所存取的存储单元100中。

更具体地，磁性隧道结电流路径306包括一第一电流镜(currentmirror)晶体管310、一第一上拉使能读取晶体管(pull-upread-enabletransistor)312、磁性隧道结存储单元100(包括一磁性隧道结存储组件102和一第一存取晶体管104)以及一第一下拉使能读取晶体管(pull-downread-enabletransistor)314。位线(bit-line,bl)和源极线(source-line,sl)耦合到磁性隧道结存储组件102的相对端。位线耦合到磁性隧道结存储组件102；源极线耦合到第一存取晶体管104，并且藉由第一存取晶体管104与磁性隧道结存储组件102分开。在一些实施方式中，第一电流镜晶体管310是一pmos晶体管，其宽度为0.9可缩放单位(scalableunit)(u)，长度为0.18u；vdd为1.8伏。在一些实施方式中，第一上拉使能读取晶体管312是一nmos晶体管，其宽度为0.9u，长度为0.18u。在一些实施方式中，第一存取晶体管104是一nmos晶体管，其宽度为1.08u，长度为0.18u。在一些实施方式中，第一下拉使能读取晶体管314是一nmos晶体管，其宽度为0.9u，长度为0.18u。

参考电流路径304包括一第二电流镜(currentmirror)晶体管316；一第二上拉使能读取晶体管(pull-upread-enabletransistor)318；参考磁性隧道结存储单元100’(包括一参考磁性隧道结存储组件102’，其可在一些实施方式中做为一具有固定电阻的电阻器，以及一第二存取晶体管320)；以及一第二下拉使能读取晶体管(pull-downread-enabletransistor)322。一参考位线(blref)和参考源极线(slref)，其长度和电阻基本上等于位线bl和源极线sl的长度和电阻，耦合到参考磁性隧道结存储单元100’的另一端。blref耦合到参考磁性隧道结存储组件102’；slref耦合到第二存取晶体管320，并且藉由第二存取晶体管320与参考磁性隧道结存储组件102’隔开。在一些实施方式中，第二电流镜晶体管316是一pmos晶体管，其宽度为0.9u，长度为0.18u的。在一些实施方式中，第二上拉使能读取晶体管318是一nmos晶体管，其宽度为0.9u，长度为0.18u。在一些实施方式中，第二存取晶体管320是一nmos晶体管，其宽度为1.08u，长度为0.18u。在一些实施方式中，第二下拉使能读取晶体管322是一nmos晶体管，其宽度为0.9u，长度为0.18u。

偏压电流路径302包括一第三电流镜(currentmirror)晶体管324，一源极晶体管326和一第二下拉使能读取晶体管(pull-downread-enabletransistor)328。在一些实施方式中，第三电流镜晶体管324是一pmos晶体管，其宽度为0.9u，长度为0.18u。在一些实施方式中，源极晶体管326是一nmos晶体管，其宽度为1.08u，长度为0.18u。在一些实施方式中，第二下拉使能读取晶体管328是一nmos晶体管，其宽度为0.9u，长度为0.18u。

第三电流镜晶体管324被二极管连接，使得其栅极和漏极连接在一起。第一电流镜晶体管310、第二电流镜晶体管316和第三电流镜晶体管324的栅极连接在一起以建立一电流镜307。因此，在操作过程中，一偏压(vbias)被施加在第三电流镜晶体管324的漏极上，并且该偏压被提供给第一(310)、第二(316)和第三电流镜晶体管(324)的栅极。该偏压在磁性隧道结电流路径306上引起一磁性隧道结电流imtj，在参考电流路径304上引起一参考电流iref。

一控制电路352，其包括一字元线驱动电路354和一使能读取(read-enable,re)驱动电路356，向数据路径提供控制信号以便于读取和写入的操作。字元线驱动电路354具有一输出耦合到一字元线wl，且该字元线耦合到第一存取晶体管104、第二存取晶体管320和源极晶体管326相对应的栅极。字元线驱动电路354被配置来在读写操作中提供一字元线电压信号wl。在读取操作期间，字元线驱动电路354被配置来施加一字元线读取电压到字元线，该字元线将第一存取晶体管104、第二存取晶体管320和源极晶体管326都置于一亚阈值饱和操作模式。相反地，在写入操作期间，字元线驱动电路354被配置来施加一字元线写入电压到字元线，该字元线将第二存取晶体管320置于反向三极体(invertedtriode)或反向饱和操作模式(invertedsaturationmode)。使能读取驱动电路356具有一输出耦合到晶体管312、314、318、322和328的栅极，并且被配置为在读取和写入操作期间提供使能读取电压信号re。在写入操作期间，电压信号re通常很低(例如，0伏)，而在读取操作期间，电压信号re通常很高(vdd)。

感测放大器308包括一差分偏压检测电路330和一输出缓冲器332。差分电压检测电路330具有一第一输入端，耦合到施加vmtj在其上的磁性隧道结电流路径306，并且具有一第二输入端，耦合到施加vref在其上的参考电流路径304。差分电压检测电路330检测vmtj和vref之间的差分偏压，并根据检测到的差分偏压在v01上提供一输出电压。该输出缓冲器332偏转并放大v01上的输出电压，以提供一数字输出信号(vout)，其取决于从磁性隧道结存储单元100读取到的值是处于“1”状态或“0”状态。

差分偏压检测电路330包括一电流控制晶体管334以及分支电流控制晶体管334的第一电流路径336和第二电流路径338。第一电流路径336包括一第一上拉电压组件340和一第一下拉电压组件342，而第二电流路径338包括一第二上拉电压组件344和一第二下拉电压组件346。晶体管340和344形成电流镜并且作为晶体管342和346的有效负载，从而形成差分放大器。在一些实施方式中，电流控制晶体管334是一nmos晶体管，其宽度为0.18u，长度为0.18u。在一些实施方式中，第一和第二上拉电压组件340和344均为pmos晶体管，其宽度为0.9u，长度为0.18u；在一些实施方式中，第一和第二下拉电压组件342和346均为nmos晶体管，其宽度为0.18u，长度为0.18u。

输出缓冲器332包括一输出上拉晶体管(outputpull-uptransistor)348和一输出下拉晶体管(outputpull-downtransistor)350，它们做为一反向器(inverter)并缓冲v01上的输出电压以输出vout。在一些实施方式中，输出上拉电压晶体管348是一pmos晶体管，其宽度为0.742354u，长度为0.18u；输出下拉电压晶体管350是一nmos晶体管，其宽度为0.18u，长度为0.18u。核心目标是将输出缓冲器332设计为一平衡反向器，即晶体管348的上拉强度能与下拉晶体管350匹配。可以透过调整栅极宽度、鳍片数量或前段制程以实现这一个目标。这将晶体管348和350的栅极端和漏极端的偏压设置为vdd和vss的平均值。该强度的精确匹配并不是强制性的，可容忍的误差取决于具体的设计裕量。在其他实施方式中，可以存在另外的反向器，使得由输出缓冲器332提供的输出信号vout可以相对于v01为反向或不反向。

现在参考图4，时间/波形图提供了关于数据路径300如何在读取操作期间运作的一些实施方式的描述。图4绘示了在单个磁性隧道结存储单元上的两个读取操作的波形，而图5描绘了这些彼此迭加的波形，显示了电流和电压准位彼此之间的相关性。对于在时间402期间的第一读取操作，磁性隧道结处于平行状态，使得第一读取操作返回低电压(例如，逻辑“0”)。对于在期间404的第二读取操作，磁性隧道结处于反平行状态，使得第二读取操作返回高电压(例如，逻辑“1”)。下面更详细地描述这些读取操作。

在第一读取操作402之前，vwl和vre一开始信号都很低，使得电流路径302，304和306各自“打开(open)”，因此在时间406期间没有电流流动。既然电流路径302是无效的，如前所述以二极管模式连接的第三电流镜晶体管324的节点处的电压系为vdd。

在时间408，vwl和vre被驱动至较高(只要是设计者认为适合于它们的特定设计，一起驱动或一个稍慢于另一个都可以；该选择不影响这里的操作描述)。这将电流路302，304和306各自设置成导通模式。源极晶体管326被设计成对于所选择的电压vdd和字元线电压vwl处于亚阈值饱和模式，例如通过适当地设计其通道宽度(例如在该实施例表示中它是1.08u)。由于已经存在一电压vdd在第三电流镜晶体管324的漏极节点处；源极晶体管326会立即被偏压至预期的亚阈值饱和区域并产生电流ibias。接下来，由于源极晶体管326和下拉晶体管328具有一有限电阻，它们一起下拉第三电流镜晶体管324的漏极节点处的节点的电压到一静态值，我们随后将其称为vbias。由于源极晶体管326正处于饱和区域，所以电流ibias保持不受影响。因此，所得到的电压vbias是取决于前驱电流ibias。

偏压vbias使第一电流镜晶体管310和第二电流镜晶体管316进入导通状态。这导致电流imtj和iref分别流过磁性隧道结电流路径306和参考电流路径304。值得注意的是，imtj和iref基本上相等并且在整个第一读取操作402中持续地彼此追踪着。此外，电流imtj及iref与ibias成比例，它们的确实的比例取决于电流镜晶体管310和316分别的驱动强度与第三电流镜晶体管324的驱动强度的比值。应当更进一步理解的是，这些驱动强度的比例提供了额外的参考单元的设计手法。例如如果因为一些限制，要适当地设计出rref是不切实际的，则可以通过适当地设计电流镜晶体管316的驱动强度来补偿其效果。在这种情况下检测到的信号△v仍然很接近：imtjrmtj-irefrref。在本公开内容的例示性表示中，驱动强度都已被设定成相同，因此所有三个电流：ibias、imtj和iref都是相等的，仅有一些不希望的微小差异来自于非理想的晶体管。尽管在图4中未明确表示出ibias以保持阅读上的清晰度，图3中所示的偏压电流(ibias)也会流动。当imtj和iref流动时，参考电阻102’和磁性隧道结电阻102之间的电阻差异会引起vmtj-p和vref之间的电压差。在第一读取操作中，例如，vmtj-p会略小于vref，这是因为处于平行状态的磁性隧道结存储组件102具有比参考电阻102’略低的电阻。

vmtj和vref之间的电压差被提供给差分偏压检测电路330的输入端，对应于晶体管342和346的栅极。如前所述，晶体管340和344形成电流镜并做为一起形成差分放大器的晶体管342和346的有源负载(activeload)。对于一平衡的情况(差分放大器的dc偏压，例如在电压vmean＝(vref+vmtj)/2)，例如，如果vref已经等于vmtj，那么相等的电流将流过晶体管342和346。此外，相等的电压在它们各自的漏极端也会被观察到。然而，对于一不平衡的情况，因为vref稍大于vmean，所以晶体管342倾向稍微更加导通并且将晶体管340的漏极更向下拉向vss。同时，由于vmtj-p稍微小于vref，晶体管346倾向于较不导通，因此晶体管346的漏极端处的电压v01更加朝向vdd上拉。然后，输出缓冲器332接收比反向器332的偏压更高的电压v01，这更倾向于开启晶体管35并且将vout拉低至低电压(例如，逻辑“0”)状态，如时间410所示。

在第二读取操作404之前，vwl和vre信号一开始都很低，使得电流路径302，304和306各自“打开(open)”，因此在时间412期间没有电流在此流动。既然电流路径302是非活化的，那么在第三电流镜晶体管324的节点处的电压是vdd，其如前所述是以二极管方式连接。在时间414，vwl和vre被驱向高压(一起或稍微一个接一个，以设计者认为对他们合适的特定设计；该选择并不影响这里的操作的描述)，使得电流imtj-ap和iref分别流过磁性隧道结电流路径和参考电流路径。同样地，imtj和iref彼此相等并且在整个第二读取操作404中持续地彼此追踪。当imtj-ap和iref流动时，参考电阻和磁性隧道结电阻之间的电阻差异导致vmtj-ap和vmtj-ref彼此之间的电压差。例如，在第二读取操作期间，vmtj-ap略大于vref，这是因为处于反平行状态的磁性隧道结存储组件102具有比参考电阻102’略大的电阻。

vmtj-ap和vref之间的电压差被提供到对应于晶体管342、晶体管346的栅极的差分偏压检测电路330的输入端。因为vmtj-ap略大于vref，晶体管346倾向更易传导并下拉输出v01更接近vss。输出缓冲器随后接收比反向器332的偏压更低的电压v01，这更倾向于开启晶体管348并将vout拉高至高电压(例如，逻辑“1”)状态，如时间416所示。

图6绘示了从磁性隧道结存储单元读取的方法的一些实施方式的流程图。

在操作602处，提供一存储装置。存储装置包括一磁性隧道结(mtj)电流路径和一参考电流路径与磁性隧道结电流路径并联。磁性隧道结电流路径包括一存储单元，其包括一第一存取晶体管和一磁性隧道结存储组件。参考电流路径包括一参考单元，其包括一第二存取晶体管和一参考电阻。在一些实施方式中，存储装置可以是，例如对应到图1a-3所示的存储装置和数据路径。

在操作604处，提供一偏压以设置一磁性隧道结电流通过磁性隧道结电流路径，并且同时设置一参考电流通过参考电流路径。在一些实施方式中，磁性隧道结电流可以对应到例如图4中的信号imtj，而参考电流可以对应于例如图4中的信号iref。

在操作606处，在施加电流偏压的同时，一字元线读取电压也会同时被施加到存储单元的第一存取晶体管和参考单元的第二存取晶体管。对于来自磁性隧道结的一第一数据状态的一第一读取操作和来自磁性隧道结的一第二数据状态的一第二读取操作，参考电流和磁性隧道结电流彼此相等，而第一数据状态与第二数据状态不同。在一些实施方式中，第一读取操作可以对应于例如图4中的402区间，并且第二读取操作可以对应于例如图4中的404区间。

尽管图6的流程图600在本文中是绘示并描述一系列的动作或事件，但是应当理解，这些动作或事件所示的顺序不应被限制性地解释。例如，一些动作可以依不同的顺序发生，和/或同时与这里并未绘示及描述的其他动作或事件同时发生。此外，并非所有绘示的动作都需要被实现本文所描述的一个或多个方面或实施方式，并且本文描绘的一个或多个动作可以在一个或多个单独的动作和/或阶段中被执行。

图7绘示了集成电路700的一些实施方式的截面图，其包括设置在集成电路700的内连接结构704中的磁性隧道结存储组件102a、102b。集成电路700包括一基板706。基板706可以是，例如，一块基板(bulksubstrate)(例如一块硅基板)或一绝缘体上硅(silicon-on-insulator,soi)基板。所示实施方式描绘了一个或多个浅沟槽隔离(shallowtrenchisolation,sti)区域708，其可包括一介电质在基板706内填充的沟槽。

两个存取晶体管710、712设置在浅沟槽隔离区域(sti)708之间。存取晶体管710、104分别包括存取栅电极714、716；分别包含存取栅极介电质718、720；分别包含存取侧壁间隔层722；和分别包含源极/漏极区724。源极/漏极区724设置在介于存取栅电极714、716和浅沟槽隔离区域708之间的基板706内，且源极/漏极区被掺杂因而具有一第一导电型态，其导电型态分别和栅极介电质718和720下方信道区域的第二导电型态相反。字元线栅电极714和716可以例如是掺杂的多晶硅或金属，例如铝，铜或其组合。字元线栅极介电质718和720可以例如是氧化物，例如二氧化硅或高介电质(highκ)材料。字元线侧壁间隔层722可以由例如氮化硅(例如，si3n)制成。

内连接结构704是安排在基板706上方并将组件(例如，晶体管710和104)彼此互相耦合。内连接结构704包括多个金属间介电层(inter-metaldielectric，imd)726、728、730和多个金属层732、734、736，它们以交替的方式彼此层层堆栈。金属间介电层层726、728、730可以由例如低介电质(lowκ)(例如未掺杂的硅酸盐玻璃)，或氧化物(例如二氧化硅)或极低κ介电质层构成。金属层732、734、736包括金属线738、740、742，它们形成在沟槽中，并且可以由金属制成，例如铜或铝。接触(contact)744从底部金属层732延伸到源极/漏极区724和/或门电极714和716；而通孔(via)746在金属层732、734、736之间延伸。接触744和通孔746延伸穿过介电保护层750和752(其可以由介电材料制成并且可以在制造过程作为蚀刻终止层)。介电保护层750和752可以由极低介电系数(lowκ)的介电质材料制成，例如sic。接触744和通孔746可以由金属制成，例如铜或钨。

用来储存相对应数据状态的磁性隧道结存储组件102a、102b，被布置在相邻金属层之间的内连接结构704内。磁性隧道结存储组件102a包括一磁性隧道结，其包括一固定层114，一金属中间层116，一铁磁参考层106，一非磁性阻隔层110和一铁磁自由层108。

图8描绘了图7的集成电路700的顶视图的一些实施方式，图7和图8标示对应的剖面线。可以看出，在一些实施方式中，当从上方观察时，磁性隧道结存储组件102a、102b可以具有正方形/矩形或圆形/椭圆形形状。然而，在其他实施方式中，例如由于许多蚀刻制程的可行性，所示方形的拐角可以变圆，导致磁性隧道结存储组件102a、102b具有带圆角的方形或具有圆形形状。磁性隧道结存储组件102a、102b分别布置在金属线740上方，并且具有分别与金属线742直接电性连接的上部分，在一些实施方式中，其间是没有通孔或接触的。而在其他实施方式中，通孔或接触将上部连接到金属线742。

因此，在一些实施方式中，本申请提供了一种存储装置。该存储装置包含一磁性隧道结(mtj)电流路径，其包含一磁性隧道结存储单元，被配置在一第一数据状态和一第二数据状态之间切换；该第一数据状态具有一第一电阻，而该第二数据状态具有一不同于第一电阻的第二电阻。一参考电流路径与该磁性隧道结电流路径并联。该参考电流路径包含一参考存储单元，其具有一参考电阻介于第一电阻和第二电阻之间。一偏压电流路径同时与磁性隧道结电流路径和参考电流路径并联。该偏压电流路径是被装来在读取操作中施予一个偏压给磁性隧道结电流路径和参考电流路径，因此当磁性隧道结存储单元读到一个第一数据状态时，磁性隧道结电流路径和该参考电流路径会各自带一个电流准位，而当磁性隧道结存储单元读到一个第二数据状态时，磁性隧道结电流路径和参考电流路径也会各自带一个电流准位。

在一实施例中，存储装置进一步包括一感测放大器，具有一第一输入端和一第二输入端，配置以接收一差分输入信号，第一输入端在磁性隧道结电流路径上耦接到一第一节点，且第二输入端在参考电流路径上耦接到一第二节点。

在一实施例中，磁性隧道结电流路径包括第一电流镜晶体管、第一上拉使能读取晶体管、磁性隧道结存储单元及第一下拉使能读取晶体管。第一上拉使能读取晶体管串联于第一电流镜晶体管。磁性隧道结存储单元包含磁性隧道结存储组件和第一存取晶体管，其中位线耦接在第一上拉使能读取晶体管和磁性隧道结存储单元之间。源极线耦接在磁性隧道结存储组件和第一下拉使能读取晶体管之间。

在一实施例中，感测放大器的第一输入端所耦接的磁性隧道结电流路径的第一节点，位于第一电流镜晶体管和第一上拉读取使能晶体管之间。

在一实施例中，参考电流路径包括第二电流镜晶体管、第二上拉使能读取晶体管、参考磁性隧道结存储单元以及第二下拉使能读取晶体管。第二上拉使能读取晶体管串联于第二电流镜晶体管。参考磁性隧道结存储单元包含参考磁性隧道结存储组件和第二存取晶体管，其中参考位线耦接在第二上拉使能读取晶体管和参考磁性隧道结存储组件之间。参考源极线耦接在参考磁性隧道结存储组件和第二下拉使能读取晶体管之间。

在一实施例中，感测放大器的第二输入端所耦接的mtj电流路径的第二节点，位于第二电流镜晶体管和第二上拉使能读取晶体管之间。

在一实施例中，磁性隧道结存储组件包括铁磁自由层、非磁性阻隔层以及铁磁参考层。铁磁自由层具有第一自由面以及与第一自由面相对的第二自由面，第一自由面耦接到该位线。非磁性阻隔层耦接到第二自由面。铁磁参考层耦接在非磁性阻隔层和源极线之间，铁磁参考层与铁磁自由层被非磁性阻隔层所分开。

在一实施例中，偏压电流路径包括第三电流镜晶体管、源极晶体管以及第三下拉使能读取晶体管。源极晶体管与第三电流镜晶体管串联。第三下拉使能读取晶体管与源极晶体管串联，其中源极晶体管配置在第三电流镜晶体管和第三下拉使能读取晶体管之间。

在一实施例中，存储装置进一步包括字元线驱动电路，具有一输出，耦接到一字元线，字元线耦接到第一存取晶体管、第二存取晶体管和源极晶体管相对应的栅极。在读取操作中，字元线驱动电路配置以施加一字元线读取电压，使第一存取晶体管、第二存取晶体管和源极晶体管，皆处于亚阈值饱和操作模式。

在一实施例中，存储装置进一步包括使能读取驱动电路，具有一输出，耦接到第一上拉使能读取晶体管、第二上拉使能读取晶体管、第一下拉使能读取晶体管以及第二下拉使能读取晶体管相对应的栅极。

在一实施例中，使能读取驱动电路的输出耦接到第三下拉使能读取晶体管的栅极。

在一实施例中，mtj电流路径包含第一电流镜晶体管，具有一第一长度及一第一宽度或一第一鳍组。参考电流路径包含第二电流镜晶体管，具有等长于第一长度的一第二长度，等宽于第一宽度的一第二宽度，或等同于第一鳍组的一第二鳍组；偏压电流路径包含第三电流镜晶体管，具有等长于第一长度的一第三长度，等宽于第一宽度的一第三宽度，或等同于第一鳍组的一第三鳍组；第三电流镜晶体管的漏极与第三电流镜晶体管的栅极以及第一电流镜晶体管和第二电流镜晶体管的栅极相关联。

在其他实施方式中，本申请提供了一种用于从存储装置读取的方法。在此方法中，提供磁性隧道结(mtj)电流路径，并且提供与磁性隧道结电流路径并联的参考电流路径。磁性隧道结电流路径包括第一存取晶体管和磁性隧道结的存储单元，参考电流路径包括第二存取晶体管和参考电阻的参考单元。提供一偏压以设置通过磁性隧道结电流路径的磁性隧道结电流，并同时设置通过参考电流路径的参考电流。在施加偏压的同时，一字元线读取电压同时被施加到存储单元的第一存取晶体管和参考单元的第二存取晶体管。对于来自磁性隧道结的一第一数据状态的一第一读取操作和来自磁性隧道结的一第二数据状态的一第二读取操作，参考电流和磁性隧道结电流彼此相等，而第一数据状态与第二数据状态不同。

在一实施例中，从存储装置读取的方法进一步包括侦测存储电流路径上的第一点和参考电流路径上的第二点之间的电位差，并提供电位侦测信号，其电压准位是根据侦测到的电位差；以及缓冲电位侦测信号以输出数字信号，其电压准位显示出磁性隧道结是处于第一数据状态还是第二数据状态。

在一实施例中，施加字元线读取电压的电压准位系小于第一存取晶体管的阈值电位。

在一实施例中，提供一偏压电流路径并联于参考电流路径和磁性隧道结电流路径，其中偏压电流路径包括源极晶体管，可在其栅极上接收字元线读取电压。

在其他实施方式中，本公开内容提供了一种存储装置，包括被配置为在第一数据状态和第二数据状态之间切换的磁性隧道结(mtj)存储单元。第一数据状态具有第一电阻，第二数据状态具有不同于第一电阻的第二电阻。参考存储单元具有第一电阻和第二电阻之间的参考电阻。一电流镜被配置来，在磁性隧道结存储单元读取第一数据状态的第一读取操作期间以及在磁性隧道结存储读取第二数据状态的第二读取操作期间，向磁性隧道结存储单元提供第一电流准位。电流镜还被配置为在第一读取操作期间和第二读取操作期间向参考存储单元提供第二电流准位。第一电流准位连续跟踪第二电流准位，因此第一和第二电流准位在整个第一读取操作和整个第二读取操作中基本上是相等的。此外，第一读取操作中的电流准位基本上等于第二读取操作中的相应电流准位。

在一实施例中，存储装置进一步包括感测放大器，具有一第一输入端和一第二输入端，配置以接收不同的输入信号，第一输入端耦接到磁性隧道结存储单元，而第二输入端耦接到参考存储单元。

在一实施例中，在第一次读取操作中的一第一时间，即一字元线读取电压从一第一状态变到一第二状态开始，直到在第一次读取操作中的一第二时间，即字元线读取电压从第二状态变回第一状态为止，第一电流准位会一直追踪第二电流准位。

在一实施例中，存储装置进一步包括字元线驱动电路，具有耦接到字元线的输出，字元线耦接到磁性隧道结存储单元中的第一存取晶体管的第一栅极，并耦接到参考单元中的第二存取晶体管的第二栅极。在读取操作中，字元线驱动电路配置以施加字元线读取电压，将第一存取晶体管和第二存取晶体管置于亚阈值饱和操作模式。

前面概述了各种实施方式的特征，使得本领域技术人员可以更好地理解本公开内容。本领域技术人员应该理解，他们可以容易地使用本公开内容作为设计或修改其他过程和结构的基础，以实现相同的目的和/或实现本文介绍的实施方式的相同优点。本领域技术人员还应该认识到，这样的等同构造不脱离本公开内容的精神和范围，并且在不脱离本公开内容的精神和范围的情况下，它们可以在本文中进行各种改变，替换和变更。

符号说明

10芯片封装结构

100、100’存储单元

102、102’、102a、102b存储组件

104存取晶体管

105固定结构

106铁磁参考层

108铁磁自由层

110非磁性阻隔层

114、118固定层

116金属中间层

120金属侧壁间隔层

122非磁性金属

200存储装置

202感测放大器

300数据路径

302偏压电流路径

304参考电流路径

306磁性隧道结电流路径

307电流镜

310第一电流镜晶体管

316第二电流镜晶体管

324第三电流镜晶体管

312第一上拉使能读取晶体管

314第一下拉使能读取晶体管

318第二上拉使能读取晶体管

320存取晶体管

322第二下拉使能读取晶体管

326源极晶体管

328第二下拉使能读取晶体管

330差分偏压检测电路

332输出缓冲器

334电流控制晶体管

336第一电流路径

338第二电流路径

340第一上拉电压组件

342第一下拉电压组件

344第二上拉电压组件

346第二下拉电压组件

348输出上拉晶体管

350输出下拉晶体管

352控制电路

354字元线驱动电路

356使能读取驱动电路

402第一读取操作

404第二读取操作

600流程图

602、604、606操作

700集成电路

704内连接结构

706基板

708浅沟槽隔离区域

710、712、104存取晶体管

714、716存取栅电极

718、720栅极介电质

722侧壁间隔层

724源极/漏极区

726、728、730金属间介电层

732、734、736金属层

738、740、742金属线

744通道

746通孔

750、752介电保护层

sl源极线

bl位线

wl字元线

imtj、imtj磁性隧道结电流

iref、iref参考电流

ibias、ibias偏压电流

vmtj磁性隧道结电压

vref参考电压

vbias偏压

vread读取电压

vdd、vdd漏极电压

vss、vss源极电压

re使能读取

s/a感测放大器

x、y、z轴