技术总结
一种能够实现低压下高读写稳定性的SRAM存储单元电路，为9管结构，第六NMOS管的栅极连接第五NMOS管的栅极和第一写字线，其漏极连接写位线，其源极连接第五NMOS管的漏极；第二NMOS管的栅极连接第三写字线，其漏极连接第五NMOS管的源极、第一PMOS管的漏极以及第三PMOS管、第三NMOS管和第四NMOS管的栅极，其源极连接第一NMOS管的漏极；第二PMOS管的栅极连接第二写字线，其漏极连接第一PMOS管的源极，其源极连接第三PMOS管的源极和电源电压；第三NMOS管的漏极连接第三PMOS管的漏极、第一NMOS管和第一PMOS管的栅极，其源极连接第一NMOS管的源极和地；第四NMOS管的漏极连接读位线，源极连接读字线。本发明能提升SRAM存储单元的写能力并降低系统静态功耗，同时不影响读稳定性，尤其适用于低压应用。
技术研发人员：贺雅娟;吕嘉洵;黄茂航;吴晓清;张波
受保护的技术使用者：电子科技大学
技术研发日：2019.11.07
技术公布日：2020.02.18