技术特征：
1.一种内存运算电路，其特征在于，包括：读字线及读位线；存储单元，其具有互补的主存储节点和辅存储节点；下拉开关，其控制端与所述辅存储节点或主存储节点连接，其输出端接地；读控制开关，其控制端与所述读字线连接，其输入端与所述读位线连接，其输出端与所述下拉开关的输入端连接；至少一个下拉单元，每一下拉单元的输入端均与所述读位线连接，每一下拉单元的输出端接地，每一下拉单元的控制端接入至少一个控制信号，每一所述下拉单元用于在其接入的每一控制信号均为高电平时导通。2.根据权利要求1所述的内存运算电路，其特征在于，所述下拉开关与所述主存储节点连接，所述下拉开关为下拉nmos管。3.根据权利要求1所述的内存运算电路，其特征在于，所述下拉开关与所述辅存储节点连接，所述下拉开关包括第二反相器以及下拉nmos管，所述下拉nmos管的栅极与所述第二反相器的输出端连接，所述第二反相器的输入端与所述辅存储节点连接，所述下拉nmos管的漏极与所述读控制开关的输出端连接，所述下拉nmos管的源极接地。4.根据权利要求1所述的内存运算电路，其特征在于，所述下拉单元包括一个第一nmos管，所述第一nmos管的漏极与所述读位线连接，所述第一nmos管的源极接地，所述第一nmos管的栅极接入一个控制信号。5.根据权利要求1所述的内存运算电路，其特征在于，所述下拉单元包括多个第一nmos管，所述多个第一nmos管依次级联，所述多个第一nmos管中的第一级的第一nmos管的漏极与所述读位线连接，所述多个第一nmos管中的最后一级的第一nmos管的源极接地，每一所述第一nmos管的栅极分别接入一个控制信号。6.根据权利要求1所述的内存运算电路，其特征在于，所述读控制开关为nmos管。7.根据权利要求1所述的内存运算电路，其特征在于，还包括字线、互补的第一位线和第二位线；所述存储单元还包括第一位线开关以及第二位线开关；所述第一位线开关的第一端与所述第一位线连接，所述第一位线开关的第二端与所述主存储节点连接，所述第二位线开关的第一端与所述第二位线连接，所述第二位线开关的第二端与所述辅存储节点连接；所述第一位线开关以及第二位线开关的控制端均与所述字线连接。8.一种内存运算电路，其特征在于，包括：存储阵列，其包括多个存储单元，所述多个存储单元呈n行m列排布，每一存储单元具有互补的主存储节点和辅存储节点；n条读字线，所述n条读字线与所述n行一一对应；m条读位线，所述m条读位线与所述m列一一对应；多个下拉开关，所述多个下拉开关与所述多个存储单元一一对应，每一下拉开关的控制端与对应存储单元的主存储节点或辅存储节点连接，每一下拉开关的输出端接地；多个读控制开关，所述多个读控制开关与所述多个存储单元一一对应，每一读控制开关的输出端与对应存储单元连接的下拉开关的输入端连接，每一读控制开关的输入端与对
应读位线连接，每一读控制开关的栅极与对应的读字线连接；至少一个下拉单元，每一下拉单元的输入端与一所述读位线连接，每一下拉单元的输出端接地，每一下拉单元的控制端接入至少一个控制信号，每一所述下拉单元用于在其接入的每一控制信号均为高电平时导通。9.根据权利要求8所述的内存运算电路，其特征在于，所述下拉开关与所述辅存储节点连接，所述下拉开关包括第二反相器以及下拉nmos管，所述下拉nmos管的栅极与所述第二反相器的输出端连接，所述第二反相器的输入端与所述辅存储节点连接，所述下拉nmos管的漏极与所述读控制开关的输出端连接，所述下拉nmos管的源极接地。10.根据权利要求8所述的内存运算电路，其特征在于，所述下拉开关与所述主存储节点连接，所述下拉开关为nmos管。11.根据权利要求8所述的内存运算电路，其特征在于，所述下拉单元包括多个第三nmos管，所述多个第一nmos管依次级联，所述多个第一nmos管中的第一级的第一nmos管的漏极与所述读位线连接，所述多个第一nmos管中的最后一级的第一nmos管的源极接地，每一所述第一nmos管的栅极分别接入一个控制信号。12.一种芯片结构，其特征在于，包括权利要求1-11任一项所述的内存运算电路。