[0108]提供穿过第一导电材料至第四导电材料6321、6322、6323及6324的多个下柱体。各下柱体DP在z轴方向延伸。再者，提供穿过第五至第八导电材料6325、6326、6327及6328的多个上柱体。各上柱体UP在z轴方向延伸。
[0109]下柱体DP及上柱体UP的每个包括内部材料6361、中间层6362及表面层6363。如上参考图5及图6所述，中间层6362操作为单元晶体管的沟道。表面层6363包括阻挡介电层、电荷储存层及隧道介电层。
[0110]下柱体DP及上柱体UP经由管道栅极PG而被电耦接。管道栅极PG可被设置于衬底6311中。举例来说，管道栅极PG可包括与下柱体DP及上柱体UP相同的材料。
[0111]在X轴方向及y轴方向延伸的第二型的掺杂材料6312被提供于下柱体DP上。举例来说，第二型的掺杂材料6312可包括η型硅材料。第二型的掺杂材料6312操作为公共源极线CSL。
[0112]漏极6340被提供于上柱体UP上。举例来说，漏极6340可包括η型硅材料。在y轴方向延伸的第一及第二上导电材料6351及6352被提供在漏极6340上。
[0113]第一及第二上导电材料6351及6352被提供为在X轴方向分开。举例来说，第一及第二上导电材料6354及6352可由金属形成。举例来说，第一及第二上导电材料6351及6352与漏极6340可经由接触插头而彼此电耦接。第一及第二上导电材料6351及6352分别操作为第一及第二位线BLl及BL2。
[0114]第一导电材料6321操作为源极选择线SSL，第二导电材料6322操作为第一虚设字线DWLl，第三及第四导电材料6323及6324分别操作为第一及第二主字线MffLl及MWL2。第五及第六导电材料6325及6326分别操作为第三及第四主字线MWL3及MWL4，第七导电材料6327操作为第二虚设字线DWL2，第八导电材料6328操作为漏极选择线DSL。
[0115]下柱体DP与邻近下柱体DP的第一导电材料至第四导电材料6321、6322、6323及6324形成下串。上柱体UP与邻近上柱体UP的第五至第八导电材料6325、6326、6327及6328形成上串。下串及上串经由管道栅极PG而电耦接。下串的一端与第二型的掺杂材料6312电耦接，其中第二型的掺杂材料6312操作为公共源极线CSL。上串的一端经由漏极6340而与对应位线电耦接。一个下串及一个上串形成一个单元串，所述单元串电耦接于第二型的掺杂材料6312与对应位线之间。
[0116]也就是说，下串包括源极选择晶体管SST、第一虚设存储器单元DMC1、第一及第二主存储器单元MMCl与MMC2。上串包括第三及第四主存储器单元MMC3与MMC4、第二虚设存储器单元DMC2及漏极选择晶体管DST。
[0117]在图9及图10中，上串及下串可形成NAND串NS，且NAND串NS可包括多个晶体管结构TS。由于包括于图9及图10中的NAND串NS中的晶体管结构在以上参考图7而详细描述，因此其详细说明将在此省略。
[0118]请参考图11，在特定存储块BLkj中，单元串经由管道栅极PG而被电耦接，且可以此种方式被提供为定义多个对，其中所述特定存储块BLkj在如上参考图9及图10的存储器件150的块当中被实现为第二结构，而每个单元串被实现为一个上串及一个下串。图11为存储块BLKj的详细图，其中存储块BLKj被实现为如上参考图9及图10的第二结构，且为了方便解释的目的，仅显示在被实现为第二结构的特定存储块BLKj中形成对的第一串及第二串。
[0119]S卩，在被实现为第二结构的存储块BLkj中，在沿着第一沟道层叠的存储器单元CGO至CG31中，至少一个源极选择栅极SSGl及至少一个漏极选择栅极DSGl可形成第一串STl,以及在沿着第二沟道层叠的存储器单元CGO至CG31中，至少一个源极选择栅极SSG2及至少一个漏极选择栅极DSG2可形成第二串ST2。
[0120]第一串STl及第二串ST2可电耦接至相同的漏极选择线DSL及相同的源极选择线SSL0第一串STl电耦接至第一位线BL1，且第二串ST2电耦接至第二位线BL2。
[0121]虽然图11中为了方便说明的目的而描述第一串STl及第二串ST2电耦接至相同的漏极选择线DSL及相同的源极选择线SSL，但是可设想第一串STl及第二串ST2电耦接至相同的源极选择线SSL及相同的位线BL，第一串STl电耦接至第一漏极选择线DSLl，且第二串ST2电耦接至第二漏极选择线DSL2，或可设想第一串STl及第二串ST2电耦接至相同的漏极选择线DSL及相同的位线BL，第一串STl电耦接至第一源极选择线SSL1，且第二串ST2电耦接至第二源极选择线SSL2。以下，将参考图12至图15来详述电源节省模式操作，所述电源节省模式操作为用于将根据本发明实施例的存储系统中的功率消耗最小化。
[0122]图12至图14为用于说明电源节省模式操作的图，其中所述电源节省模式操作用于将图1中所示的存储系统的功率消耗最小化。在下述中，为了方便说明的目的，图2中所示的存储系统110中的操作将作为例子来说明，其中存储器件150的存储块由N个存储器单元裸片构成。再者，虽然在下述中其作为例子来说明，但是为了方便说明的目的，控制器130在存储系统110中执行电源节省模式操作，但是应注意的是，如上所述，包括于控制器130中的处理器134可在存储系统110中执行电源节省模式操作。
[0123]请参考图12，以与上述相同的方式，存储系统110包括存储器件900及控制器950，存储器件900包括多个存储块，控制器950控制存储器件900的操作。
[0124]存储器件900包括存储器单元裸片及页缓冲器，所述存储器单元裸片实现各存储块的存储器单元，举例来说，N个存储器单元裸片分别对应于N个存储块，即第零裸片(裸片O) 910、第一裸片(裸片I) 920、第二裸片(裸片2) 930及第N-1裸片(裸片N_l)940，所述页缓冲器对应于存储器单元，举例来说，N个页缓冲器分别对应于N个存储器单元裸片，即第零页缓冲器(页缓冲器0)912、第一页缓冲器(页缓冲器1)922、第二页缓冲器(页缓冲器2) 932及第N-1页缓冲器(页缓冲器N-1) 942。也就是说，存储器件900的相应存储块包括存储器单元及对应于存储器单元的页缓冲器。
[0125]以与上述相同的方式，控制器950包括作为处理器的CPU 954,NFC 962、协议单元956、ECC单元958、PMU 960及存储器964。存储器964可包括编程存储器970、数据存储器972、写入缓冲器974、读取缓冲器976、映射缓冲器978及其他缓冲器980。
[0126]当存储系统110的操作模式在正常模式(例如激活模式)时，控制器950响应于来自主机102的请求而控制存储器件900。举例来说，控制器950提供自存储器件900读取的数据至主机102，并储存自主机102提供的数据于存储器件900中。为此，控制器950控制存储器件900的激活操作，例如读取、写入、编程及擦除操作。
[0127]以与上述相同的方法，在激活模式中，控制器950的存储器964储存需要在主机102与存储器件900之间执行数据读取及写入操作的数据，以及当执行数据读取及写入操作时的数据。这样的数据分别储存在对应的存储器或缓冲器中，即编程存储器970、数据存储器972、写入缓冲器974、读取缓冲器976、映射缓冲器978及其他缓冲器980。
[0128]换言之，当控制器950在存储系统110的激活模式中响应于来自主机102的请求而控制存储器件900时，举例来说，当控制器950提供自存储器件900读取的数据至主机102、并储存自主机102提供的数据于存储器件900中时，且为此当控制器950控制存储器件900的操作(例如读取、写入、编程及擦除操作)时，编程存储器970、数据存储器972、写入缓冲器974、读取缓冲器976、映射缓冲器978及其他缓冲器980储存需要允许由存储系统110执行这样的操作的数据，即在控制器950与存储器件900之间。
[0129]为了最小化存储系统110的功率消耗，存储系统110的操作模式自正常模式(例如激活模式)而被改变成电源节省模式(例如睡眠模式或电源切断模式)。存储系统110的操作模式的改变，举例来说，自正常模式改变为电源节省模式，即自激活模式改变为睡眠模式或电源切断模式，是藉由接收来自主机102的操作模式改变命令而执行的，或是当经由包括于存储系统110中的定时器(未图示)检测到激活操作(例如读取、写入、编程及擦除操作)在存储系统110中未执行预定时间时而执行的。
[0130]详言之，若当在正常模式(即激活模式)中执行激活操作(例如读取、写入、编程及擦除操作)时存储系统110接收来自主机102的操作模式改变命令而变成睡眠模式或电源切断模式，则控制器950将存储系统110的操作模式自激活模式改变为电源节省模式，即睡眠模式或电源切断模式。再者，当存储系统110在激活模式中未执行激活操作(例如读取、写入、编程及擦除操作)预定时间时，控制器950将存储系统110的操作模式自激活模式改变为睡眠模式或电源切断模式。在这方面，当存储系统110在激活模式中未执行激活操作(例如读取、写入、编程及擦除操作)预定时间时，控制器950可将存储系统110的操作模式自激活模式改变为睡眠模式，然后，当在激活模式中激活操作(例如读取、写入、编程及擦除操作)未执行预定时间时，控制器950可将存储系统110的操作模式自睡眠模式改变为电源切断模式。
[0131]在睡眠模式或电源切断模式中存储系统110接收来自主机102的操作模式改变命令而改变为激活模式的情况中，或在检测到存储系统110执行激活操作(例如读取、写入、编程及擦除操作)的情况中，控制器950将存储系统110的操作模式自睡眠模式或电源切断模式改变为激活模式。下文中，根据本发明实施例的存储系统中的操作模式改变将参考图13及图14来详细描述。
[0132]请参考图13，当在存储系统110的激活模式中用于变成睡眠模式或电源切断模式的操作模式改变命令自主机102接收时，或当激活模式(例如读取、写入、编程及擦除操作)未执行预定时间时，控制器1050将存储系统110的操作模式自激活模式改变为睡眠模式或电源切断模式。
[0133]在进行自激活模式变成睡眠模式或电源切断模式的改变之前，控制器1050将储存在控制器1050的存储器1064中的数据储存在包括于存储器件1000的相应存储块内的页缓冲器 1012、1022、1032 及 1042 中。
[0134]详言之，在将存储系统110的操作模式自激活模式改变为睡眠模式或电源切断模式之前，在包括于存储器件1000的相应存储块中的页缓冲器中，即对应于N个存储器单元裸片1010、1020、1030及1040的N个页缓冲器1012、1022、1032及1042中，控制器1050备份及储存被储存在包括于控制器1050的存储器1064中的编程存储器1070、数据存储器1072、写入缓冲器1074、读取缓冲器1076、映射缓冲器1078及其他缓冲器1080中的数据。以下，为了方便说明的目的，在控制器1050的存储器1064中，储存在编程存储器1070中的数据将被称为第一数据，储存在数据存储器1072中的数据将被称为第二数据，储存在写入缓冲器1074中的数据将被称为第三数据，储存在读取缓冲器1076中的数据将被称为第四数据，储存在映射缓冲器1078中的数据将被称为第五数据，以及储存在其他缓冲器1080中的数据将被称为第六数据。
[0135]S卩，在自激活模式改变为睡眠模式或电源切断模式之前，控制器1050的存储器1064的第一数据、第二数据、第三数据、第四数据、第五数据和第六数据被备份并储存在N个页缓冲器1012、1022、1032及1042中。
[0136]当控制器1050 的 CPU 1054、NFC 1062、协议单元 1056、ECC 单元 1058、PMU 1060及存储器1064操作于作为电源节省模式的睡眠模式或电源切断模式时，控制器1050将存储系统110的操作模式自激活模式改变为睡眠模式或电源切断模式，且因此存储系统110使功率消耗最小化，即变成电源门控块。
[0137]储存在包括于控制器1050的存储器1064中的编程存储器1070、数据存储器1072、写入缓冲器1074、读取缓冲器1076、映射缓冲器1078及其他缓冲器1080中的数据可被同时备份在N个页缓冲器1012、1022、1032及1042中，可根据预设的优先级而被顺序地备份在N个页缓冲器1012、1022、1032及1042中，或可根据包括于接收自主机102的操作模式改变命令中的优先级而被顺序地备份在N个页缓冲器1012、1022、1032及1042中。
[0138]储存在控制器1050的存储器1064中的数据的优先级考虑到储存在控制器1050的存储器1064中的数据的使用而确定，即包括于控制器1050的存储器1060中的编程存储器1070、数据存储器1072、写入缓冲器1074、读取缓冲器1076、映射缓冲器1078及其他缓冲器1080的使用。
[0139]详言之，