[0059] 23.存储器裸芯103感测字线0下部的页两次，根据其相应的DLA标志选择用于每个 单元的感测结果
[0060] 24.控制器120读出页6
[0061 ] 25.控制器120发送〃读取页7〃命令
[0062] 26.存储器裸芯103感测字线0上部的页两次，根据其相应的DLA标志选择用于每个 单元的感测结果
[0063] 27.控制器120读出页7
[0064]在以上示例中，每一页在序列中仅被感测一次(并且每个字线被感测两次，一次用 于字线处下部的页以及一次用于字线处上部的页），并且在控制器120中接收页的次序是顺 序的(从最低的页编号到最高的页编号)使得每一页当到达时可以由控制器120发送出到主 机装置130。在控制器130中不需要额外的RAM缓冲来实现"最优的" DLA效率。
[0065]当将页写入到块时，控制器120可以创建表1中所示的页的布置。写入次序，或者写 入命令的顺序，可以取决于非易失性存储器104使用的具体编程方案。如果非易失性存储器 按次序(从最低的物理字线地址到最高的物理字线地址)编程字线，则在写入时间期间的如 下的页的写入顺序可以产生表1的布置。
[0066] 控制器120发送〃写入页6〃命令
[0067] 控制器120发送〃写入页7〃命令
[0068] 控制器120发送〃写入页4〃命令
[0069] 控制器120发送〃写入页5〃命令
[0070] 控制器120发送〃写入页2〃命令
[0071] 控制器120发送〃写入页3〃命令
[0072] 控制器120发送〃写入页0〃命令
[0073] 控制器120发送〃写入页Γ命令
[0074]如果非易失性存储器104使用无序的编程方案，诸如"LM"编程方案，可以调节写入 顺序以实现表1的布置。在表2中示出LM-型存储器中的页编程顺序的示例。
[0076] 整
[0077] 当使用表2的LM写入次序时的在写入时间期间用于产生表1的布置的页的写入顺 序为：
[0078] 1.控制器120发送〃写入页6〃命令
[0079] 2.控制器120发送〃写入页4〃命令
[0080] 3.控制器120发送〃写入页7〃命令
[0081 ] 4.控制器120发送〃写入页2〃命令
[0082] 5.控制器120发送〃写入页5〃命令
[0083] 6.控制器120发送〃写入页0〃命令
[0084] 7.控制器120发送〃写入页3〃命令
[0085] 8.控制器120发送〃写入页1〃命令
[0086]在2BPC实现方式中使用LM模式，实现表1的布置的用于四条线的块的页写入次序 被表示为{6,4,7,2,5,0,3，1}。以下伪代码对应于用于具有任何数量的字线的块的一般化 的页写入次序。
[0087] N=块中页的数量
[0088] 下部的页= N-2
[0089]发送〃写入页#下部的页〃命令
[0090] 下部的页=下部的页-2
[0091] 发送"写入页#下部的页"命令
[0092] 上部的页= N-I
[0093]发送〃写入页#上部的页〃命令 [0094]当（下部的页！=0)时进行{
[0095]下部的页=下部的页-2 [0096]发送〃写入页#下部的页〃命令 [0097]上部的页=上部的页_2 [0098]发送〃写入页#上部的页〃命令
[0099] }
[0100] 发送〃写入页Γ命令
[0101] 表1的页的"最优的" DLA布置不是唯一的"最优的" DLA布置。表3示出了另外的DLA "最优的"布置。
[0103] ^3
[0104] 使用表3的布置，就DLA效率而言的"最优的"读取顺序为：
[0105] 1.控制器120发送〃读取页0〃命令
[0106] 2.非易失性存储器104感测字线3上部的页一次(DLA不被用在〃最后的〃字线中）
[0107] 3.控制器120读出页0数据(并且数据锁存器162贮存副本）
[0108] 4.控制器120发送〃读取页Γ命令
[0109] 5.非易失性存储器104感测字线3下部的页一次(DLA不用在〃最后的〃字线中）
[0110] 6.控制器120读出页1数据(并且数据锁存器162贮存副本）
[0111] 7.处理字线3数据(页0和1)以产生贮存在DLA标志锁存器160中的DLA标志
[0112] 8.控制器120发送〃读取页2〃命令
[0113] 9.非易失性存储器104感测字线2上部的页两次，根据其相应的DLA标志选择用于 每个单元的感测结果
[0114] 10.控制器120读出页2数据(并且数据锁存器162贮存副本）
[0115] 11.控制器120发送〃读取页3〃命令
[0116] 12.非易失性存储器104感测字线2下部的页两次，根据其相应的DLA标志选择用于 每个单元的感测结果
[0117] 13.控制器120读出页3数据(并且数据锁存器162贮存副本）
[0118] 14.处理字线2数据(页2和3)以产生贮存在DLA标志锁存器160中的DLA标志
[0119] 15.控制器120发送〃读取页4〃命令
[0120] 16.非易失性存储器104感测字线1上部的页两次，根据其相应的DLA标志选择用于 每个单元的感测结果
[0121] 17.控制器120读出页4数据(并且数据锁存器162贮存副本）
[0122] 18.控制器120发送〃读取页5〃命令
[0123] 19.非易失性存储器104感测字线1下部的页两次，根据其相应的DLA标志选择用于 每个单元的感测结果
[0124] 20.控制器120读出页5数据(并且数据锁存器162贮存副本）
[0125] 21.处理字线1数据(页4和5)以产生贮存在DLA标志锁存器160中的DLA标志
[0126] 22.控制器120发送〃读取页6〃命令
[0127] 23.非易失性存储器104感测字线0上部的页两次，根据其相应的DLA标志选择用于 每个单元的感测结果
[0128] 24.控制器120读出页6
[0129] 25.控制器120发送〃读取页7〃命令
[0130] 26.非易失性存储器104感测字线0下部的页两次，根据其相应的DLA标志选择用于 每个单元的感测结果
[0131] 27.控制器120读出页7
[0132] 用于使用表3的布置的非LM块的写入次序为：
[0133] 控制器120发送〃写入页7〃命令
[0134] 控制器120发送〃写入页6〃命令
[0135] 控制器120发送〃写入页5〃命令
[0136] 控制器120发送〃写入页4〃命令
[0137] 控制器120发送〃写入页3〃命令
[0138] 控制器120发送〃写入页2〃命令
[0139] 控制器120发送〃写入页Γ命令 [0140] 控制器120发送〃写入页0〃命令
[0141] 该次序与"自然"次序相反。换句话说，在该情况中，控制器120可以以完全相反的 次序写入页。
[0142] 用于实现表3的布置的LM块的写入次序为：
[0143] 控制器120发送〃写入页7〃命令
[0144] 控制器120发送〃写入页5〃命令
[0145] 控制器120发送〃写入页6〃命令
[0146] 控制器120发送〃写入页3〃命令
[0147] 控制器120发送〃写入页4〃命令
[0148] 控制器120发送〃写入页Γ命令
[0149] 控制器120发送〃写入页2〃命令 [0150] 控制器120发送〃写入页0〃命令
[0151] 以下伪代码一般化以上LM布置写入次序到具有任何数量的字线的块：
[0152] N=块中页的数量
[0153] 下部的页= N-I
[0154] 发送〃写入页#下部的页〃命令
[0155] 下部的页=下部的页-2
[0156] 发送〃写入页#下部的页〃命令
[0157] 上部的页= N-2
[0158] 发送〃写入页#上部的页〃命令
[0159] 当（下部的页！=1)时进行{
[0160] 下部的页=下部的页-2
[0161] 发送"写入页#下部的页"命令
[0162] 上部的页=上部的页-2
[0163] 发送〃写入页#上部的页〃命令
[0164] }
[0165] 发送〃写入页0〃命令
[0166] 表1和表3中描述的布置不是唯一的"最优的" DL块布置。块的每个字线可以贮存 {:页i，页i+Ι}布置或者{:页i+Ι，页i}布置，而不干扰块布置的DLA-最优性。每个字线布置可 以独立于所有其它字线而确定。DLA-最优的块布置的数量为2 WL，其中WL是块中字线的数量。 对于这些2*1布置的每一个存在唯一的相应的非LM写入次序以及唯一的相应的LM写入次序。
[0167] 从DLA-最优性的角度来说，所有的2wl可能最优的块布置都是同等最优的。但是，表 1和表3的布置可能较易实现，因为每个字线的页的重复的模式促进用于写入顺序逻辑和用 于读取顺序逻辑的简化的代码。尽管理论上表1和表3的布置在效率上是相等的，表1和表3 的布置的实际实现方式可能就复杂度、成本和/或一个或多个其它因素而言而不相同。
[0168] 尽管关于2-BPC实现方式进行描述，但是以上原理也可以应用到使用DLA的3-BPC 实现方式。在3-BPC实现方式中，"最优的"写入次序取决于从(3! r = 6wl个可用的可替换的 最优的块布置中选出字线中的哪个页布置并且还取决于实现的编程计划（例如，线性、粗 调-精调等）。
[0169] 用于控制器以非顺序次序(相比于以默认顺序次序写入块)写入块的任何额外的 实际开销相比于整体写入持续期间可以被忽略。闪速写入操作可以具有成百上千微秒的量 级的持续期间，而可以在纳秒中在控制器中的处理器处进行将写入的下一页的数量的确 定。例如，实现方式可以使用写入顺序的重复模式(如用以上用于表1和表3的布置的伪代码 所示)或可以使用将〃自然〃或默认顺序次序转化为DLA-最优的非顺序次序的查找表。相比 于整体块写入时间可以忽略对应于将写入的下一页的确定的延迟。因此，本公开中所述的 方法可以被用于增强读取性能而没有对于写入性能的可检测的损失(或者非常少的损失）。
[0170] 数据贮存装置102可以实现〃基于块的闪速管理系统〃，其中由数据贮存装置102采 用的逻辑到物理地址映射具有将块尺寸的逻辑实体映射到块尺寸的物理实体的映射操作 的性质。块中的页地址的确定由其它方法而不由逻