通过选择两种写入顺序来改善差分预见读取模式的读取速度的在数据贮存装置中贮存数 ...的制作方法
【技术领域】
[0001 ]本公开一般地涉及将数据写入到数据贮存装置中的存储器中。
【背景技术】
[0002] 非易失性数据贮存装置一一诸如通用串行总线(USB)闪速存储器装置或可拆卸的 贮存卡已经允许数据和软件应用程序的增大的可携带性。闪速存储器装置可以通过在每个 闪速存储器单元中贮存多个位而增强数据贮存密度。例如，多级单元(MLC)闪速存储器装置 通过贮存每单元3位、每单元4位或者更多来提供升高的贮存密度。尽管升高每单元位的数 量并且减少装置特征尺寸可以升高存储器装置的贮存密度，但贮存在存储器装置处的数据 的误码率也可能升高。从上部的（upper)邻近单元到正被读取的非易失性存储器的具体单 元的交叉耦合效应导致具体单元的阈值电压的偏移。偏移的量取决于被编程到上部的邻近 单元的状态。例如，如果较高的电压值被编程到上部的邻近单元中，偏移的量也较高。差分 预见(Differential Look Ahead，DLA)是提供对抗偏移的对策的一种读取模式。在DLA读取 模式中，读取下一字线，并且下一字线的数据被用于补偿交叉耦合效应。使用DLA模式读取 对于需要高可靠性的应用以及高密度存储器装置来说是有利的。当在DLA模式中读取时，可 以提供对交叉耦合效应和偏移的对策，用DLA模式读取由于所进行的额外的操作(例如额外 的读取操作和计算)而可能具有升高的延迟。
【发明内容】
[0003] 包括具有顺序的逻辑地址的页的数据当被贮存在非易失性存储器处时可以被重 新排序。重新排序数据使能（例如，以逻辑地址次序请求并取回的页)通过在感测具有较低 的物理地址的字线之前感测具有较高的物理地址的字线来读取被顺序地读取的页。从较高 编址的字线感测的数据可以被用于使用差分预见读取操作来改善邻近较低编址的字线的 感测准确性。
[0004] 可以为每个块贮存指示贮存在块中的数据是使用第一次序(例如，从顺序的逻辑 地址次序重新排序)还是第二次序(例如，以顺序的逻辑地址次序)写入的标志。如果以子块 粒度进行写入次序选择，可以贮存多个标志以用于每个块来指示贮存在块的每个部分中的 数据的写入次序。
【附图说明】
[0005] 图1是包括数据贮存装置的系统的具体示意性实施例的框图，该数据贮存装置被 配置为贮存数据使得数据的逻辑页地址随字线物理地址的升高的值而降低；
[0006] 图2是块以及对应于可以被包括在图1的数据贮存装置中的块的写入次序指示符 的具体实施例的框图；
[0007] 图3是贮存数据的方法的第一具体实施例的流程图；
[0008] 图4是贮存数据的方法的第二具体实施例的流程图；
[0009] 图5是贮存数据的方法的第三具体实施例的流程图；以及
[0010] 图6是贮存数据的方法的第四具体实施例的流程图。
【具体实施方式】
[0011] 参考图1，系统100的具体实施例包括耦接到主机装置130的数据贮存装置102。数 据贮存装置102被配置为根据导致数据的逻辑页地址随字线物理地址的升高的值而降低的 写入次序贮存数据以增强差分预见(DLA)模式的读取操作的读取效率。
[0012] 主机装置130可以被配置为提供将贮存在非易失性存储器104处的诸如用户数据 132的数据，或者请求将从非易失性存储器104读取的数据。例如，主机装置130可以包括移 动电话、音乐播放器、视频播放器、游戏操纵台、电子书阅读器、个人数字助理(PDA)、诸如膝 上型计算机或者笔记本计算机的计算机、任何其它电子装置或者其组合。主机装置130通过 主机接口通信，其中该主机接口可以使能从非易失性存储器104的读取以及写入到非易失 性存储器104。例如，主机装置130可以依照联合电子装置工程协会(JEDEC)行业规范来操 作，该行业规范诸如通用闪速存储(UFS)主机控制器接口规范。作为其它示例，主机装置130 可以依照一个或多个其它规范、诸如作为示意性示例的安全数字(SD)主机控制器规范来操 作。主机装置130可以根据任何其它合适的通信协议与数据贮存装置102通信。
[0013] 非易失性存储器104可以是非易失性闪速存储器，诸如NAND闪速存储器。非易失性 存储器104可以包括多个块--诸如第一块(块1)140、第二块(块2)142、直到第财夬(块《 144。每个块140-144包括贮存元件组一一诸如多级单元(MLC)闪速存储器的具有物理地址 "0"（WLO) 150的第一字线和具有物理地址"Γ (WLl) 152的第二字线。尽管示出了两个字线 (WL0、WL1)，但应理解的是，非易失性存储器104的每个块140-144包括多个字线并且通常包 括多于两个示出的该字线。例如，非易失性存储器104可以包括多个擦除块(例如，1024擦除 块），并且每个擦除块可以包括多个字线(例如，128字线）。字线的每一个包括下部的页和上 部的页。例如，第一字线150(WL0)包括下部的（lower)页156和上部的页157,并且第二字线 152 (WLl)包括下部的页158和上部的页159。
[0014] 数据贮存装置102可以被配置为作为嵌入式存储器耦接到主机装置130,作为示意 性示例，该嵌入式存储器诸如eMMC? (弗吉尼亚州阿灵顿市的JEDEC固态技术协会的商 标)和eSD。为了说明，数据贮存装置102可以对应于eMMC(嵌入式多媒体卡)装置。作为另一 示例，数据贮存装置102可以是存储器卡，该存储器卡诸如安全数字SD雜卡、mieroSD?· 卡、mini SD?卡(特拉华州威明顿市的SD-3C LLC的商标）、多媒体卡?(MMC?)卡(弗吉尼亚州 阿灵顿市的JEDEC固态技术协会的商标)或者CompactFlash? (CF)卡(加利福尼亚州苗比 达市的SanDisk公司的商标）。数据存储装置102可以依照JEDEC行业规范操作。例如，数据存 储装置102可以依照JEDEC eMMC规范、JEDEC通用闪速存储(UFS)规范、一个或多个其它规范 或其组合操作。
[0015] 控制器120被配置为从主机装置130接收数据和指令并且将数据发送到主机装置 130。控制器120还被配置为将数据和命令发送到非易失性存储器104并且从非易失性存储 器104接收数据。例如，控制器120被配置为发送数据和写入命令以指导非易失性存储器104 将数据贮存到具体地址。作为另外的示例，控制器120被配置为发送读取命令以从非易失性 存储器104的具体地址读取数据。
[0016]数据贮存装置102包括一个或多个存储器裸芯，如包括非易失性存储器104的代表 性的存储器裸芯103所示。存储器裸芯103还包括DLA标志锁存器160、数据锁存器162、诸如 状态机的控制电路164、写入电路108和读取电路110。读取电路110可以将诸如代表性的第 一电压(VI)112和代表性的第二电压(V2)114的多个电压施加到选择的字线。
[0017]控制器120包括写入次序引擎122。写入次序引擎122被配置为确定用于将被写入 到非易失性存储器104的块的一字线组的数据的写入次序。例如，用户数据132可以被组织 为根据逻辑页地址次序排序的页，包括对应于第一逻辑块地址(LBA 1)181的第一页（页1) 171，对应于第二逻辑块地址(LBA2)182的第二页（页1)172、对应于第三逻辑块地址(LBA 3) 183的第三页（页3)173、和对应于第四逻辑块地址(LBA 4)184的第四页（页4)1741ΒΑ可以 以顺序的逻辑页地址次序，其中第一 LBA 181具有在逻辑页地址次序中的LBA 181-184的最 早的（最低的）地址，并且第四LBA 184具有在逻辑页地址次序中的LBA 181-184的最新的 (最尚的）地址。
[0018] 写入次序引擎122包括写入次序选择器124,该写入次序选择器124被配置为从至 少第一次序126或区别于第一次序126的第二次序128中选择写入次序。例如，在使用第一次 序126作为选择的写入次序贮存数据之后，贮存的数据的页的逻辑页地址随字线物理地址 的升高的值而降低。为了说明，用户数据132根据第一次序126贮存在WLO 150和WLl 152中。 WLO 150贮存对应于第三LBA 183的第三页173以及对应于第四LBA 184的第四页174,并且 WLl 151贮存对应于第一 LBA 181的第一页171以及对应于第二LBA 182的第二页172。因此， 随着字线物理地址从〇 (即，WLO 150)升高到1 (即，WLI 152 )，贮存的数据的逻辑页地址从 LBA 3和LBA 4降低到LBA 1 和LBA 2。
[0019]相对于第一次序126,使用第二次序128作为选择的写入次序贮存数据导致贮存的 数据的页的逻辑页地址随字线物理地址的升高的值而升高。为了说明，用户数据132可以被 贮存在WLO 150和WLl 152中，其中第一页171和第二页172在WLO 150中，并且其中第三页 173和第四页174在WLl 151中。因此，随着字线物理地址从0(即，WLO 150)升高到1 (即，WLl 152)，贮存的数据的逻辑页地址从LBA 1和LBA 2升高到LBA 3和LBA 4。
[0020] 控制器120可以被配置为指导非易失性存储器104根据选择的写入次序将数据写 入到一字线组。关于下面的表1-3提供控制器写入指令的顺序的示例。控制器120还可以配 置为贮存指示选择的写入次序的标志值。为了说明，非易失性存储器104可以贮存一组写入 次序标志190。写入次序标志190可以包括用于每个块140-144的一个或多个标志。写入次序 标志190的每一个的值可以指示相应的块是使用第一次序126(例如，标志值=0)还是第二 次序128(例如，标志值=1)编程。尽管在非易失性存储器104中示出写入次序标志190,控制 器120可以将写入次序标志190复制到控制器存储器(例如，随机存取存储器(RAM))并且在 非易失性存储器104处更新写入次序标志190以用于当数据贮存装置102断电时的持久贮 存。可以提供一个或多个写入次序标志以用于非易失性存储器104的每个块，诸如关于图3 进一步详细描述的。
[0021] 在读取操作期间，第一命令可以由控制器120发出并且发送到存储器裸芯103以使 得进行DLA读取，以根据对应于一个或多个其它贮存元件的状态的DLA标志数据(例如，对于 每个贮存元件，标志数据指示该贮存元件的上部的近邻的状态）从目标字线读取数据。例 如，控制器120可以将指示下部的页156、上部的页157或两者的第一命令发送到存储器裸芯 103。为了说明，控制器120可以发送指示下部的页156将被读取的第一命令。在存储器裸芯 103处的控制电路164(例如，状态机)可以响应于第一命令，通过使得读取电路110读取第二 字线152并且将感测数据从第二字线152加载到数据锁存器162而启动读取操作。控制电路 164还可以使得对数据锁存器162中的数据进行一个或多个逻辑操作以产生复制到DLA标志 锁存器160中的标志数据。控制电路164可以使得读取电路11