一种移位寄存器、栅极集成驱动电路及显示装置的制造方法

文档序号:9867783阅读:267来源:国知局
一种移位寄存器、栅极集成驱动电路及显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域,尤其涉及一种移位寄存器、栅极集成驱动电路及显示
目.0
【背景技术】
[0002]在科技发展日新月异的现今时代中,液晶显示器已经广泛地应用在电子显示产品上,如电视机、计算机、手机及个人数字助理等。液晶显示器包括数据驱动器(SourceDriver)、栅极驱动装置(Gate Driver)及液晶显示面板等。其中,液晶显示面板中具有像素阵列,而栅极驱动装置用以依序开启像素阵列中对应的像素行,以将数据驱动器输出的像素数据传输至像素,进而显示待显图像。
[0003]目前,栅极驱动装置一般通过阵列工艺形成在液晶显示器的阵列基板上,即阵列基板行驱动(Gate Driver on Array,GOA)工艺,这种集成工艺不仅节省了成本,而且可以做到液晶面板(Panel)两边对称的美观设计,同时,也省去了栅极集成电路(ICJntegratedCircuit)的绑定(Bonding)区域以及扇出(Fan-out)的布线空间,从而可以实现窄边框的设计;并且,这种集成工艺还可以省去栅极扫描线方向的Bonding工艺,从而提高了产能和良率。
[0004]现有的栅极驱动装置通常由多个级联的移位寄存器构成,通过各级移位寄存器实现依次向显示面板上的各行栅线提供栅极扫描信号。如图1所示,为可以实现双向扫描的移位寄存器;以正向扫描为例,移位寄存器的时序图如图2所示;由其级联而成的栅极驱动电路如图3所示,通过对电路中信号输入的转换可实现双向扫描功能,具体地,在正向扫描时VDD输入VGH,VSS输入VGL,在反向扫描时,VDD输入VGL,VSS输入VGH。从图3可以看出实现双向扫描功能时移位寄存器使用的信号端口较多,对应的栅极驱动电路所需的信号线数量也较多,而这些信号线和栅极驱动电路均会占用阵列基板的非显示区域,这样不利于实现窄边框需求。

【发明内容】

[0005]有鉴于此,本发明实施例提供了一种移位寄存器、栅极集成驱动电路及显示装置,用以解决具有双向扫描功能的移位寄存器不利于实现窄边框的问题。
[0006]因此,本发明实施例提供的一种移位寄存器,包括:输入模块,复位模块、输出模块、下拉驱动模块和下拉模块;其中,
[0007]所述输入模块的第一端与输入信号端相连,第二端与第一节点相连,第三端与第一参考信号端相连;所述输入模块用于在所述输入信号端输入有效脉冲信号时,将所述第一参考信号端的第一参考信号提供给所述第一节点;
[0008]所述复位模块的第一端与复位控制信号端相连,第二端与所述第一节点相连,第三端与第二参考信号端相连;所述复位模块用于在所述复位控制信号端输入复位信号时,将所述第二参考信号端的第二参考信号提供给所述第一节点;
[0009]所述下拉驱动模块的第一端与所述第一节点相连,第二端与第二节点相连,第三端与第一时钟信号端相连,第四端与第三参考信号端相连;所述下拉驱动模块用于在所述第一节点为第一电位时,控制所述第二节点为第二电位;在所述第二节点为第一电位时,控制所述第一节点为第二电位;
[0010]所述输出模块的第一端与所述第一时钟信号端相连,第二端与所述第一节点相连,第三端与信号输出端相连;所述输出模块用于在所述第一节点为第一电位时,将所述第一时钟信号端的第一时钟信号提供给所述信号输出端;
[0011]所述下拉模块的第一端与所述第二节点相连,第二端与所述第三参考信号端相连,第三端与所述信号输出端相连;所述下拉模块用于在所述第二节点为第一电位时,将所述第三参考信号端的第三参考信号提供给所述信号输出端;
[0012]在一帧的扫描时间内所述有效脉冲信号先于所述复位信号输入时,所述第一参考信号为第一电位,所述第二参考信号和所述第三参考信号为第二电位;在一帧的扫描时间内所述复位信号先于所述有效脉冲信号输入时,所述第二参考信号为第一电位,所述第一参考信号和所述第三参考信号为第二电位。
[0013]在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,当所述有效脉冲信号和所述复位信号为高电位信号时,所述第一电位为高电位,所述第二电位为低电位;当所述有效脉冲信号和所述复位信号为低电位信号时,所述第一电位为低电位,所述第二电位为高电位。
[0014]在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,所述输入模块,包括:第一开关晶体管;其中,
[0015]所述第一开关晶体管的栅极与所述输入信号端相连,源极与所述第一参考信号端相连,漏极与所述第一节点相连。
[0016]在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,所述复位模块,包括:第二开关晶体管;其中,
[0017]所述第二开关晶体管的栅极与所述复位控制信号端相连,源极与所述第一节点相连,漏极与所述第二参考信号端相连。
[0018]在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,所述复位模块还包括:与所述信号输出端相连的第四端,与所述第三参考信号端相连的第五端,以及与所述复位控制信号端或第二时钟信号端相连的第六端,所述复位模块还用于在所述复位控制信号端输入复位信号或所述第二时钟信号端输入第二时钟信号时,将所述第三参考信号端的第三参考信号提供给所述信号输出端;其中,
[0019]所述第二时钟信号与第一时钟信号相位相反。
[0020]在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,所述复位模块,还包括:第三开关晶体管;其中,
[0021]所述第三开关晶体管的栅极与所述复位控制信号端或第二时钟信号端相连,源极与所述信号输出端相连,漏极与所述第三参考信号端相连。
[0022]在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,所述输出模块,包括:第四开关晶体管和第一电容;其中,
[0023]所述第四开关晶体管的栅极与所述第一节点相连,源极与所述时钟信号端相连,漏极与所述信号输出端相连;
[0024]所述第一电容连接于所述第四开关晶体管的栅极与漏极之间。
[0025]在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,所述下拉驱动模块,包括:第五开关晶体管、第六开关晶体管和第七开关晶体管;其中,
[0026]所述第五开关晶体管的栅极与所述第二节点相连,源极与所述第一节点相连,漏极与所述第三参考信号端相连;
[0027]所述第六开关晶体管的栅极与所述第一节点相连,源极与所述第二节点相连,漏极与所述第三参考信号端相连;
[0028]所述第七开关晶体管的栅极和源极均与所述第一时钟信号端相连,漏极与所述第二节点相连;
[0029]所述第六开关晶体管的宽长比大于所述第七开关晶体管的宽长比。
[0030]在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,所述下拉驱动模块,还包括:第二电容,连接于所述第六开关晶体管的源极与漏极之间。
[0031]在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,所述下拉模块,包括:第八开关晶体管;其中,
[0032]所述第八开关晶体管的栅极与所述第二节点相连,源极与所述信号输出端相连,漏极与所述第三参考信号端相连。
[0033]在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,当所述有效脉冲信号和所述复位信号为高电位时,所有开关晶体管均为N型晶体管;或,
[0034]当所述有效脉冲信号和所述复位信号为低电位时,所有开关晶体管均为P型晶体管。
[0035]本发明实施例提供的一种栅极集成驱动电路,包括级联的多个本发明实施例提供的上述移位寄存器;
[0036]除首级移位寄存器和末级移位寄存器之外,其余每级移位寄存器的信号输出端均向与下一级移位寄存器的信号输入端输入有效脉冲信号,并向与上一个移位寄存器的复位控制信号端输入复位信号;
[0037]首级移位寄存器的信号输出端向第二级移位寄存器的信号输入端输入有效脉冲信号;
[0038]末级移位寄存器的扫描信号输出端向上一级移位寄存器的复位控制信号端输入复位ig号;
[0039]在正向扫描时,首级移位寄存器的信号输入端输入本帧起始信号,末级移位寄存器的复位控制信号端输入下一帧起始信号;在反向扫描时,首级移位寄存器的信号输入端输入下一帧起始信号,末级移位寄存器的复位控制信号端输入本帧起始信号。
[0040]相应地,本发明实施例还提供了一种显示装置,包括本发明实施例提供的上述栅极集成驱动电路。
[0041]本发明实施例的有益效果包括:
当前第1页1 2 3 4 5 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1