CLK = O。
[0108]在tl阶段，由于Reset为低电位，第二开关晶体管T2和第三开关晶体管T3截止；由于Input为高电位，第一开关晶体管Tl导通，为高电位的第一参考信号Vrefl通过第一开关晶体管Tl传输至第一节点PU，第一节点PU的电位为高电位，使电容Cl处于充电状态，并使第四开关晶体管T4和第六开关晶体管T6导通，为低电位的第三参考信号Vref3通过第六开关晶体管T6传输至第二节点H)，第五开关晶体管T5和第八开关晶体管T8截止;第一时钟信号CLK为低电位，通过第四开关晶体管T4传输至信号输出端Output，信号输出端Output的电位为低电位。
[0109]在第二阶段t2，Input = O ,Reset = 0，CLK = I。
[0110]在t2阶段，由于Reset保持为低电位，第二开关晶体管T2和第三开关晶体管T3保持截止；由于Input变为低电位，第一开关晶体管Tl变为截止；由于CLK变为高电位，根据电容Cl的自举作用，第一节点PU的电位被进一步拉高，使第四开关晶体管T4和第六开关晶体管T6保持导通；由于CLK变为高电位，第七开关晶体管T7变为导通，由于第七开关晶体管T7和第六开关晶体管T6的宽长比的设置，第二节点PD的电位保持低电位，第五开关晶体管T5和第八开关晶体管T8保持截止；第一时钟信号通过第四开关晶体管T4传输至信号输出端Output，驱动信号输出端Output的电位变为高电位。
[0111 ]在第三阶段t3，Input = O ,Reset = I，CLK = O0
[0112]在t3阶段，由于Reset变为高电位，第二开关晶体管T2和第三开关晶体管T3变为导通；由于Input保持低电位，第一开关晶体管Tl保持截止;为低电位的第三参考信号Vref3通过第三开关晶体管T3传输至信号输出端Output，信号输出端Output的电位变为低电位;为低电位的第二参考信号Vref2通过第二开关晶体管T2传输至第一节点PU，第一节点PU的电位变为低电位，电容Cl处于放电状态，并使第四开关晶体管T4和第六开关晶体管T6变为截止。由于CLK变为低电位，第七开关晶体管T7变为截止，第二节点H)的电位保持低电位。
[0113]在第四阶段t4，Input= O，Reset = 0，CLK = I或O ο
[0114]在t4阶段，由于Reset变为低电位，第二开关晶体管T2和第三开关晶体管T3变为截止；由于Input保持低电位，第一开关晶体管Tl保持截止;第二节点PD的电位与CLK保持一致，在CLK为高电位时，第七开关晶体管T7导通，第二节点H)的电位为高电位，第二节点控制第五开关晶体管T5和第八开关晶体管T8导通，第三参考信号Vref 3分别通过第五开关晶体管T5和第八晶体管T8传输至第一节点PU和信号输出端Output，使第一节点PU和信号输出端Output的电位为低电位，电容Cl处于放电状态。在CLK为低电位时，第七开关晶体管T7截止，第二节点ro变为低电位，第五开关晶体管T5和第八开关晶体管T8截止。
[0115]之后，移位寄存器一直重复上述第四阶段的工作状态，直至移位寄存器开始接收到下一帧的输入信号为止。这样，在一帧时间中，从第四阶段至下一帧开始的时间段内，由于CLK间隔输入高电位信号，因此只有在CLK为高电位时，第五开关晶体管T5和第八开关晶体管T8处于导通状态，才会对第一节点PU和信号输出端Output去噪，因此，可能会出现高温抖动。
[0116]实施例二:
[0117]复位模块2中的第三开关晶体管T3与第二时钟信号端CLKB相连，对应的输入输出时序图如图9所示。具体地，选取如图9所示的输入输出时序图中的11、t2、t3和t4四个阶段。
[0118]在第一阶段tl,Input = I ,Reset = O ,CLK = O ,CLKB = 10
[0119]在tl阶段，由于Reset为低电位，第二开关晶体管T2截止；由于Input为高电位，第一开关晶体管Tl导通，为高电位的第一参考信号Vrefl通过第一开关晶体管Tl传输至第一节点PU，第一节点HJ的电位为高电位，使电容Cl处于充电状态，并使第四开关晶体管T4和第六开关晶体管T6导通，为低电位的第三参考信号Vref3通过第六开关晶体管T6传输至第二节点H)，第五开关晶体管T5和第八开关晶体管T8截止；由于CLKB为高电位，第三开关晶体管T3导通，为低电位的第三参考信号Vref3通过第三开关晶体管T3传输至信号输出端Output，第一时钟信号CLK为低电位，通过第四开关晶体管T4传输至信号输出端Output，信号输出端Output的电位为低电位。
[0120]在第二阶段t2，Input= O ,Reset = 0，CLK = I，CLKB = 0o
[0121]在t2阶段，由于Reset保持为低电位，第二开关晶体管T2保持截止；由于Input变为低电位，第一开关晶体管TI变为截止；由于CLK变为高电位，根据电容CI的自举作用，第一节点PU的电位被进一步拉高，使第四开关晶体管T4和第六开关晶体管T6保持导通；由于CLK变为高电位，第七开关晶体管T7变为导通，由于第七开关晶体管T7和第六开关晶体管T6的宽长比的设置，第二节点PD的电位保持低电位，第五开关晶体管T5和第八开关晶体管T8保持截止；由于CLKB为低电位，第三开关晶体管T3截止;第一时钟信号通过第四开关晶体管T4传输至信号输出端Output，驱动信号输出端Output的电位变为高电位。
[0122]在第三阶段t3，Input= O ,Reset = I,CLK = O,CLKB = I。
[0123]在t3阶段，由于Reset变为高电位，第二开关晶体管T2变为导通，由于CLKB为高电位，第三开关晶体管T3变为导通；由于Input保持低电位，第一开关晶体管Tl保持截止;为低电位的第三参考信号Vref3通过第三开关晶体管T3传输至信号输出端Output，信号输出端Output的电位变为低电位;为低电位的第二参考信号Vref2通过第二开关晶体管T2传输至第一节点PU，第一节点PU的电位变为低电位，电容Cl处于放电状态，并使第四开关晶体管T4和第六开关晶体管T6变为截止。由于CLK变为低电位，第七开关晶体管T7变为截止，第二节点F1D的电位保持低电位。
[0124]在第四阶段t4，Input = O，Reset = 0，CLK = I 或O，CLKB = O 或I。
[0125]在t4阶段，由于Reset变为低电位，第二开关晶体管T2变为截止；由于Input保持低电位，第一开关晶体管Tl保持截止;在CLK为高电位时，CLKB为低电位，第三开关晶体管T3截止;CLK为高电位，第七开关晶体管T7导通，第二节点ro的电位为高电位，第二节点ro控制第五开关晶体管T5和第八开关晶体管T8导通，第三参考信号Vref 3分别通过第五开关晶体管T5和第八晶体管T8传输至第一节点PU和信号输出端Output，使第一节点和信号输出端Output的电位为低电位，电容Cl处于放电状态。在CLK为低电位时，CLKB为高电位，第三开关晶体管T3导通，为低电位的第三参考信号Vref3通过第三开关晶体管T3传输至信号输出端Output，信号输出端Output的电位保持低电位;CLK为高电位，第七开关晶体管T7截止，由于第二电容C2的作用第二节点H)维持高电位，第五开关晶体管T5和第八开关晶体管T8保持导通，第三参考信号Vref 3分别通过第五开关晶体管T5和第八晶体管T8传输至第一节点PU和信号输出端Output，使第一节点PU和信号输出端Output的电位保持低电位，电容Cl处于放电状态，防止第一节点PU被拉动，避免高温抖动。
[0126]之后，移位寄存器一直重复上述第四阶段的工作状态，直至移位寄存器开始接收到下一帧的输入信号为止。这样，在一帧时间中，从第四阶段至下一帧开始的时间段内，虽然CLK间隔输入高电位信号，但是由于第二电容C2的作用保证第二节点ro—直处于高电位，第五开关晶体管T5和第八开关晶体管T8处于导通状态，避免了第一节点PU可能会出现高温抖动。
[0127]上述两个实施例均是以N型开关晶体管为例进行说明，具体对于P型开关晶体管的工作原理与上述N型开关晶体管的工作原理相似，区别仅在于P型开关晶体管是低电平导通，在此不再赘述。
[0128]基于同一发明构思，本发明实施例还提供了一种栅极集成驱动电路，如图1Oa和图1Ob所示，包括级联的多个本发明实施例提供的上述移位寄存器；
[0129]除首级移位寄存器和末级移位寄存器之外，其余每级移位寄存器的信号输出端均向与下一级移位寄存器的信号输入端输入有效脉冲信号，并向与上一个移