移位寄存器及其驱动方法、栅极驱动电路以及显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及移位寄存器及其驱动方法、栅极驱动电路以及显示装置。
【背景技术】
[0002]在显示技术领域，为了不断改善显示画面，提高用户体验，高清、高PPI (PixelsPer Inch，每英寸像素)、窄边框显示成了研究的热门。在进行显示时，显示器需要逐行扫描将数据信号写入像素单元。图1是用于0LED(0rganic Light-Emitting D1de，有机发光二极管)像素电路的脉冲信号的示意图。如图1所示，一般来说，在对OLED像素单元写入数据时需要2个低电平脉冲信号Gl、G2与I个高电平脉冲信号G3。这些信号Gl、G2、G3需要由移位寄存器电路提供。随着像素数目的增加，移位寄存器在一帧时间内所需扫描的行数增加。在显示屏幕大小不变的情况下，留给每一行移位寄存器的面积逐渐减小。此外窄边框的要求，更是使对于移位寄存器每一行面积的要求更加严苛，因此探寻结构简单、晶体管数目较少的移位寄存器电路十分必要。
[0003]现有技术的移位寄存器中，信号G1、G2、G3由3个电路分别生成。图2是现有技术中提供图1中的第一低电平脉冲信号的电路示意图。图3是现有技术中提供图1中的第二低电平脉冲信号的电路示意图。图4是现有技术中提供图1中的高电平脉冲信号的电路示意图。如图2-4所示，3个电路使用了共计28个晶体管与7个电容，并且对于每个电路，均需要使用不同的时钟、输入信号等来进行驱动。电路元件数量多，并且结构复杂，占用的面积较大，难以应用于窄边框的显示器。
【发明内容】
[0004]本发明的实施例提供了移位寄存器及其驱动方法、栅极驱动电路以及显示装置，使用更少的电路元件，能够应用于窄边框显示器。
[0005]根据本发明的第一个方面，提供了一种移位寄存器，包括控制信号生成模块、第一低电平脉冲生成模块、第二低电平脉冲生成模块以及高电平脉冲生成模块。其中，控制信号生成模块与第一时钟端、第二时钟端、第一电压端、第二电压端以及第一输入端连接，并被配置为生成第一控制信号以及第二控制信号。第一低电平脉冲生成模块与第二时钟端以及第一电压端连接，并被配置为接收来自控制信号生成模块的第一控制信号以及第二控制信号，并生成第一低电平脉冲信号。第二低电平脉冲生成模块与第三时钟端以及第一电压端连接，并被配置为接收来自控制信号生成模块的第一控制信号以及第二控制信号，并生成第二低电平脉冲信号。高电平脉冲生成模块与第一时钟端、第一电压端、第二电压端以及第二输入端连接，并被配置为接收来自控制信号生成模块的第一控制信号，并生成高电平脉冲信号。
[0006]在本发明的实施例中，控制信号生成模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第一电容。第一晶体管的控制极与第一时钟端连接，第一极与第一输入端连接，第二极与第二晶体管的第二极连接。第二晶体管的控制极与第二时钟端连接，第一极与第三晶体管的第二极连接，第二极与第一晶体管的第二极连接。第三晶体管的控制极与第四晶体管的第一极连接，第一极与第一电压端连接，第二极与第二晶体管的第一极连接。第四晶体管的控制极与第一时钟端连接，第一极与第三晶体管的控制极连接，第二极与第二电压端连接。第五晶体管的控制极与第一晶体管的第二极连接，第一极与第三晶体管的控制极连接，第二极与第一时钟端连接。第一电容被连接在第一电压端与第三晶体管的控制极之间。第一晶体管的第二极与第二晶体管的第二极的连接点形成用于输出第一控制信号的第一控制信号输出端。第三晶体管的控制极与第四晶体管的第一极的连接点形成用于输出第二控制信号的第二控制信号输出端。
[0007]在本发明的实施例中，第一低电平脉冲生成模块包括第六晶体管、第七晶体管以及第二电容。第六晶体管的控制极被配置为接收第一控制信号，第六晶体管的第一极与第七晶体管的第二极连接，第二极与第二时钟端连接。第七晶体管的控制极被配置为接收第二控制信号，第七晶体管的第一极与第一电压端连接，第二极与第六晶体管的第一极连接。第二电容被连接在第六晶体管的第一极与第六晶体管的控制极之间。第六晶体管的第一极与第七晶体管的第二极的连接点形成用于输出第一低电平脉冲信号的第一低电平脉冲输出端。
[0008]在本发明的实施例中，第二低电平脉冲生成模块包括第八晶体管、第九晶体管以及第三电容。第八晶体管的控制极被配置为接收第一控制信号，第八晶体管的第一极与第九晶体管的第二极连接，第二极与第三时钟端连接。第九晶体管的控制极被配置为接收第二控制信号，第九晶体管的第一极与第一电压端连接，第二极与第八晶体管的第一极连接。第三电容被连接在第八晶体管的第一极与第八晶体管的控制极之间。第八晶体管的第一极与第九晶体管的第二极的连接点形成用于输出第二低电平脉冲信号的第二低电平脉冲输出端。
[0009]在本发明的实施例中，高电平脉冲生成模块包括第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第四电容以及第五电容。第十晶体管的控制极与第一时钟端连接，第一极与第一电压端连接，第二极与第十一晶体管的第一极连接。第十一晶体管的控制极与第二输入端连接，第一极与第十晶体管的第二极连接，第二极与第十二晶体管的第一极连接。第十二晶体管的控制极被配置为接收第一控制信号，第十二晶体管的第一极与第十一晶体管的第二极连接，第二极与第二电压端连接。第十三晶体管的控制极与第一时钟端连接，第一极与第二输入端连接，第二极与第十五晶体管的控制极连接。第十四晶体管的控制极与第十一晶体管的第二极连接，第一极与第一时钟端连接，第二极与第十五晶体管的第一极连接。第十五晶体管的控制极与第十三管的第二极连接，第一极与第十四晶体管的第二极连接，第二极与第二电压端连接。第四电容被连接在第一电压端与第十四晶体管的控制极之间。第五电容被连接在第十五晶体管的第一极与第十五晶体管的控制极之间。第十四晶体管的第二极与第十五晶体管的第一极的连接点形成用于输出高电平脉冲信号的高电平脉冲输出端。
[0010]根据本发明的第二个方面，提供一种用于驱动上述移位寄存器的方法，包括:在第一阶段，在第一时钟端提供低电平信号，在第二时钟端提供高电平信号，在第三时钟端提供高电平信号，在第一输入端提供低电平信号，在第二输入端提供高电平信号，以使得移位寄存器输出高电平的第一低电平脉冲信号、高电平的第二低电平脉冲信号与低电平的高电平脉冲信号。在第二阶段，在第一时钟端提供高电平信号，在第二时钟端提供低电平信号，在第三时钟端提供高电平信号，在第一输入端提供高电平信号，在第二输入端提供高电平信号，以使得移位寄存器输出低电平的第一低电平脉冲信号、高电平的第二低电平脉冲信号与高电平的高电平脉冲信号。在第三阶段，在第一时钟端提供高电平信号，在第二时钟端提供高电平信号，在第三时钟端提供低电平信号，在第一输入端提供高电平信号，在第二输入端提供低电平信号，以使得移位寄存器输出高电平的第一低电平脉冲信号、低电平的第二低电平脉冲信号与高电平的高电平脉冲信号。在第四阶段，在第一时钟端提供低电平信号，在第二时钟端提供高电平信号，在第三时钟端提供高电平信号，在第一输入端提供高电平信号，在第二输入端提供低电平信号，以使得移位寄存器输出高电平的第一低电平脉冲信号、高电平的第二低电平脉冲信号与低电平的高电平脉冲信号。
[0011]根据本发明的第三个方面，提供了一种栅极驱动电路，包括级联的多个上述的移位寄存器，其中，每一级移位寄存器向相对应的像素电路提供第一低电平脉冲信号、第二低电平脉冲信号与高电平脉冲信号。其中，上一级移位寄存器向下一级移位寄存器的第一输入端提供第二低电平脉冲信号，上一级移位寄存器向下一级移位寄存器的第二输入端提供高电平脉冲信号。
[0012]根据本发明的第四个方面，提供了一种显示装置，包括上述的栅极驱动电路。
[0013]采用本发明的实施例的移位寄存器，能够在一个移位寄存器中生成三个不同的脉冲信号，与现有技术中采用三个电路分别提供三个脉冲信号的技术相比，大大减少了元器件与控制信号的数量，可应用于窄边框的显示器。
【附图说明】
[0014]为了更清楚地说明本发明的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本发明的一些实施例，而非对本发明的限制，其中: