电压是否能够使得晶体管导通，并没有限制电压的值。例如，低电平可以是指接地的电平，也可以是负电平。此夕卜，所选择的P型TFT晶体管为示意性的说明，并不是对于晶体管类型的具体限制。根据本发明的原理，本领域技术人员能够在不付出创造性劳动的情况下，对于晶体管的类型做出适当的选择和调整，这些选择和调整也视为本发明的保护范围。
[0051]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【主权项】
1.一种移位寄存器，包括控制信号生成模块、第一低电平脉冲生成模块、第二低电平脉冲生成模块以及高电平脉冲生成模块； 其中，所述控制信号生成模块与第一时钟端、第二时钟端、第一电压端、第二电压端以及第一输入端连接，并被配置为生成第一控制信号以及第二控制信号； 所述第一低电平脉冲生成模块与所述第二时钟端以及所述第一电压端连接，并被配置为接收来自所述控制信号生成模块的所述第一控制信号以及所述第二控制信号，并生成第一低电平脉冲信号； 所述第二低电平脉冲生成模块与第三时钟端以及所述第一电压端连接，并被配置为接收来自所述控制信号生成模块的所述第一控制信号以及所述第二控制信号，并生成第二低电平脉冲信号； 所述高电平脉冲生成模块与所述第一时钟端、所述第一电压端、所述第二电压端以及第二输入端连接，并被配置为接收来自所述控制信号生成模块的所述第一控制信号，并生成高电平脉冲信号。2.根据权利要求1所述的移位寄存器，其中，所述控制信号生成模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第一电容； 所述第一晶体管的控制极与所述第一时钟端连接，第一极与所述第一输入端连接，第二极与所述第二晶体管的第二极连接； 所述第二晶体管的控制极与所述第二时钟端连接，第一极与所述第三晶体管的第二极连接，第二极与所述第一晶体管的第二极连接； 所述第三晶体管的控制极与所述第四晶体管的第一极连接，第一极与所述第一电压端连接，第二极与所述第二晶体管的第一极连接； 所述第四晶体管的控制极与所述第一时钟端连接，第一极与所述第三晶体管的控制极连接，第二极与所述第二电压端连接； 所述第五晶体管的控制极与所述第一晶体管的第二极连接，第一极与所述第三晶体管的控制极连接，第二极与所述第一时钟端连接； 所述第一电容被连接在所述第一电压端与所述第三晶体管的控制极之间； 所述第一晶体管的第二极与所述第二晶体管的第二极的连接点形成用于输出所述第一控制信号的第一控制信号输出端； 所述第三晶体管的控制极与所述第四晶体管的第一极的连接点形成用于输出所述第二控制信号的第二控制信号输出端。3.根据权利要求1所述的移位寄存器，其中，所述第一低电平脉冲生成模块包括第六晶体管、第七晶体管以及第二电容； 所述第六晶体管的控制极被配置为接收所述第一控制信号，所述第六晶体管的第一极与所述第七晶体管的第二极连接，第二极与所述第二时钟端连接； 所述第七晶体管的控制极被配置为接收所述第二控制信号，所述第七晶体管的第一极与所述第一电压端连接，第二极与所述第六晶体管的第一极连接； 所述第二电容被连接在所述第六晶体管的第一极与所述第六晶体管的控制极之间；所述第六晶体管的第一极与所述第七晶体管的第二极的连接点形成用于输出所述第一低电平脉冲信号的第一低电平脉冲输出端。4.根据权利要求1所述的移位寄存器，其中，所述第二低电平脉冲生成模块包括第八晶体管、第九晶体管以及第三电容； 所述第八晶体管的控制极被配置为接收所述第一控制信号，所述第八晶体管的第一极与所述第九晶体管的第二极连接，第二极与所述第三时钟端连接； 所述第九晶体管的控制极被配置为接收所述第二控制信号，所述第九晶体管的第一极与所述第一电压端连接，第二极与所述第八晶体管的第一极连接； 所述第三电容被连接在所述第八晶体管的第一极与所述第八晶体管的控制极之间；所述第八晶体管的第一极与所述第九晶体管的第二极的连接点形成用于输出所述第二低电平脉冲信号的第二低电平脉冲输出端。5.根据权利要求1所述的移位寄存器，其中，所述高电平脉冲生成模块包括第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第四电容以及第五电容； 所述第十晶体管的控制极与所述第一时钟端连接，第一极与所述第一电压端连接，第二极与所述第十一晶体管的第一极连接； 所述第十一晶体管的控制极与所述第二输入端连接，第一极与所述第十晶体管的第二极连接，第二极与所述第十二晶体管的第一极连接； 所述第十二晶体管的控制极被配置为接收所述第一控制信号，所述第十二晶体管的第一极与所述第十一晶体管的第二极连接，第二极与所述第二电压端连接； 所述第十三晶体管的控制极与所述第一时钟端连接，第一极与所述第二输入端连接，第二极与所述第十五晶体管的控制极连接； 所述第十四晶体管的控制极与所述第十一晶体管的第二极连接，第一极与所述第一时钟端连接，第二极与所述第十五晶体管的第一极连接； 所述第十五晶体管的控制极与所述第十三管的第二极连接，第一极与所述第十四晶体管的第二极连接，第二极与所述第二电压端连接； 所述第四电容被连接在所述第一电压端与所述第十四晶体管的控制极之间； 所述第五电容被连接在所述第十五晶体管的第一极与所述第十五晶体管的控制极之间； 所述第十四晶体管的第二极与所述第十五晶体管的第一极的连接点形成用于输出所述高电平脉冲信号的高电平脉冲输出端。6.—种用于驱动如权利要求1至5中任一项所述的移位寄存器的方法，包括: 在第一阶段，在第一时钟端提供低电平信号，在第二时钟端提供高电平信号，在第三时钟端提供高电平信号，在第一输入端提供低电平信号，在第二输入端提供高电平信号，以使得所述移位寄存器输出高电平的第一低电平脉冲信号、高电平的第二低电平脉冲信号与低电平的高电平脉冲信号； 在第二阶段，在第一时钟端提供高电平信号，在第二时钟端提供低电平信号，在第三时钟端提供高电平信号，在第一输入端提供高电平信号，在第二输入端提供高电平信号，以使得所述移位寄存器输出低电平的第一低电平脉冲信号、高电平的第二低电平脉冲信号与高电平的高电平脉冲信号； 在第三阶段，在第一时钟端提供高电平信号，在第二时钟端提供高电平信号，在第三时钟端提供低电平信号，在第一输入端提供高电平信号，在第二输入端提供低电平信号，以使得所述移位寄存器输出高电平的第一低电平脉冲信号、低电平的第二低电平脉冲信号与高电平的高电平脉冲信号； 在第四阶段，在第一时钟端提供低电平信号，在第二时钟端提供高电平信号，在第三时钟端提供高电平信号，在第一输入端提供高电平信号，在第二输入端提供低电平信号，以使得所述移位寄存器输出高电平的第一低电平脉冲信号、高电平的第二低电平脉冲信号与低电平的高电平脉冲信号。7.—种栅极驱动电路，包括级联的多个如权利要求1至5中任一项所述的移位寄存器，其中，每一级所述移位寄存器向相对应的像素电路提供第一低电平脉冲信号、第二低电平脉冲信号、高电平脉冲信号； 其中，上一级所述移位寄存器向下一级所述移位寄存器的所述第一输入端提供第二低电平脉冲信号，上一级所述移位寄存器向下一级所述移位寄存器的所述第二输入端提供高电平脉冲信号。8.—种显示装置，包括如权利要求7所述的栅极驱动电路。
【专利摘要】本发明的实施例提供了移位寄存器及其驱动方法、栅极驱动电路以及显示装置。该移位寄存器包括控制信号生成模块、第一低电平脉冲生成模块、第二低电平脉冲生成模块以及高电平脉冲生成模块。控制信号生成模块与第一时钟端、第二时钟端、第一电压端、第二电压端以及第一输入端连接，生成第一控制信号以及第二控制信号。第一低电平脉冲生成模块接收第一控制信号以及第二控制信号，生成第一低电平脉冲信号。第二低电平脉冲生成模块接收第一控制信号以及第二控制信号，生成第二低电平脉冲信号。高电平脉冲生成模块与第一时钟端、第一电压端、第二电压端以及第二输入端连接，接收第一控制信号，并生成高电平脉冲信号。该移位寄存器减少了电路元件数量。
【IPC分类】G11C19/28, G09G3/3266
【公开号】CN105632561
【申请号】CN201610003941
【发明人】郑灿, 宋松
【申请人】京东方科技集团股份有限公司
【公开日】2016年6月1日
【申请日】2016年1月5日