[0187] 类似地，本公开不限于整块或半块组。可以实现任何其他尺寸的组。作为示意性示 例，块可以被逻辑地分区为四个组，每个组是块的四分之一，并且每个组具有相应的标志位 或写入次序指示符。此外，较高级别的标志可以被用于指示整块的以及每一个半块的写入 次序。
[0188]以上方法在基于块的闪速管理系统中是有益的，因为基于块的闪速管理的本质提 供以DLA-最优的次序写入块的机会。可以以DLA-最优的次序贮存数据的多个块可能取决于 主机的数据贮存装置的用量，并且可能取决于闪速管理系统使用的具体处理。在以主机的 相对随机的写入的用量的情况中，期望的是块的重要的部分可以被输入到DLA-最优的次序 以用于在读取操作期间的增强的性能。
[0189] 除了上述基于块的和基于组的实现方式以外，本公开的技术可以应用于基于页的 闪速存储器系统，其中由系统采用的逻辑到物理地址映射具有将页尺寸的（或页尺寸的部 分)逻辑实体映射到页尺寸的（或页尺寸的部分)物理实体的映射操作的性质。该性质的暗 示在于:在这样的系统中一般上不存在对页的相对位置的限制。例如，共享共同的逻辑块的 两个逻辑页可以映射到位于不同的物理块中的两个物理页，并且位于两个不同的逻辑块中 的两个逻辑页可以映射到共享共同的物理块的两个物理页。
[0190] 在这样的系统中，大多数物理块包含对应于不同的逻辑块的页，从而减少了从单 个块顺序地读取数据的页的概率。在图1的数据贮存装置102的基于页的管理实现方式中， 控制器120可以在主要区域清扫期间和/或在缓冲器区域清扫期间将一些块带入DLA-最优 的次序并且重新布置一个或多个块的内容以包含相同的逻辑块的页。例如，数据可以被识 别为倾向于以顺序次序读取以及由于超过进行数据重新布置和重新排序的性能和功率消 耗成本的数据重新布置和重新排序而提供用于增强的DLA读取的预测的效率增益。
[0191] 图3示出了贮存数据的方法300的具体实施例。方法300可以在包括控制器和非易 失性存储器的存储器装置一一诸如图1的数据贮存装置102中进行。
[0192] 在302处，选择写入次序以用于将被写入到非易失性存储器的块的一字线组的数 据。数据被组织为根据逻辑页地址次序而排序的页。写入次序从至少第一次序或区别于第 一次序的第二次序中选择。根据第一次序写入的在非易失性存储器中贮存的数据具有随字 线物理地址的升高的值而降低的逻辑页地址。例如，图1的写入次序选择器122可以选择第 一次序126或第二次序128。根据第一次序126写入的贮存在非易失性存储器104中的数据具 有随字线物理地址的升高的值而降低的逻辑页地址，诸如用户数据132,从贮存在WLO 150 处的LBA 3 183和LBA 4 184降低到贮存在WLl 152处的LBA 1和LBA 2。根据第二次序、诸如 第二次序128写入的在非易失性存储器中贮存的数据可以具有随字线物理地址的升高的值 而升高的逻辑页地址。
[0193] 在304处，根据选择的写入次序将数据写入到字线组。例如，可以至少部分基于当 选择写入次序时具有将贮存在字线组中的页的最高的逻辑页地址的数据页是否可用于控 制器来选择第一次序。作为另外的示例，数据在包括从存储器的一个或多个其它块读取数 据并且根据选择的写入次序写入数据的背景操作期间被写入。块还可以包括根据第二选择 的写入次序可编程的第二字线组。例如，块可以对应于具有在第一部分242中的第一字线组 和在第二部分244中的第二字线组的图2的块240。
[0194] 在306处，贮存指示选择的写入次序的标志值。例如，标志值可以贮存在图1的写入 次序标志190中和/或可以对应于图2的写入次序指示符204-208的一个或多个。
[0195] 图4示出了贮存数据的方法400的另外的具体实施例。方法400可以在包括控制器 和非易失性存储器的存储器装置一一诸如图1的数据贮存装置102中进行。
[0196] 在402处，选择第一写入次序以用于将被写入到对应于非易失性存储器的块的第 一部分的第一字线组的第一数据。例如，对应于块的第一部分的第一字线组可以对应于图2 的第一部分242。第一数据被组织为根据逻辑页地址次序排序的页，诸如图1的用户数据132 的LBA1-4。从至少第一次序或区别于第一次序的第二次序(诸如图1的第一次序126和第二 次序128)中选择第一写入次序。
[0197] 在404处，根据第一写入次序将第一数据写入到字线组，并且在406处，贮存指示第 一写入次序的第一标志值。例如，第一标志值可以对应于图2的第一部分写入次序指示符 206并且可以作为图1的写入次序标志190的一部分贮存。
[0198] 在408处，可以接收将贮存在对应于块的第二部分的第二字线组中的第二数据。例 如，对应于块的第二部分的第二字线组可以对应于图2的第二部分244。在410处，选择第二 写入次序以用于第二数据。从至少第一次序或第二次序、诸如从图1的第一次序126或第二 次序128中选择第二写入次序。
[0199] 在412处，根据第二写入次序将第二数据写入到第二字线组，并且在414处，贮存指 示第二写入次序的第二标志值。例如，第二标志值可以对应于图2的第二部分写入次序指示 符208并且可以作为图1的写入次序标志190的一部分贮存。在一些实现方式中，也可以贮存 指示第一字线组和第二字线组是否使用相同的写入次序（诸如图2的块写入次序指示符 240)被写入的第三标志值。
[0200] 图5示出了贮存数据的方法500的另外的具体实施例。方法500可以在包括控制器 和非易失性存储器的存储器装置一一诸如图1的数据贮存装置102中进行。
[0201] 在502处，读取对应于非易失性存储器的具体块的第一部分的第一标志值。第一标 志值指示第一数据是否根据第一次序或根据第二次序贮存在第一部分中。例如，图1的控制 器120可以从非易失性存储器104中的写入次序标志190或者从贮存在控制器RAM中的写入 次序标志190的副本读取第一标志值。第一标志值可以对应于图2的第一部分写入次序指示 符 206。
[0202]在404处，基于第一标志值根据第一读取次序或第二读取次序读取第一数据。第一 次序可以对应于随字线物理地址的升高的值而降低的逻辑页地址，并且第一读取次序可以 对应于以降低的字线物理地址的次序的感测字线。第二次序可以对应于随字线物理地址的 升高的值而升高的逻辑页地址，并且第二读取次序可以对应于以升高的字线物理地址的次 序的感测字线。
[0203]为了说明，当第一次序126对应于诸如表1或表3中的贮存的数据的DLA-最优的布 置时，第一读取次序可以包括从具有最高的字线物理地址的字线（例如，表1中的字线3)读 取上部的和下部的页，接着从具有第二高的字线物理地址的字线（例如，表1中的字线2)读 取上部的和下部的页，继续顺序地读取较低编址的字线(例如，表1中的字线1、字线0)。当第 二次序128对应于贮存的数据的非DLA-最优的布置时，第二读取次序可以包括从具有最低 的字线物理地址的字线（例如，表1中的字线〇)读取上部的和下部的页，接着顺序地升高字 线物理地址(例如，字线1、字线2和字线3)。
[0204]在506处，读取对应于具体块的第二部分的第二标志值。第二标志值指示第二数据 是否根据第一次序或根据第二次序贮存在第二部分中。例如，图1的控制器120可以从非易 失性存储器104中的写入次序标志190或从贮存在控制器RAM中的写入次序标志190的副本 读取第二标志值。第二标志值可以对应于图2的第二部分写入次序指示符208。在508处，基 于第二标志值根据第一读取次序或第二读取次序读取第二数据。
[0205]图6示出了贮存数据的方法600的另外的具体实施例。方法600可以在包括控制器 和非易失性存储器的存储器装置一一诸如图1的数据贮存装置102中进行。
[0206] 在602处，接收组织为根据逻辑页地址次序排序的页的数据。例如，数据可以对应 于根据LBA 181 -184排序的图1的用户数据132。
[0207] 在604处，数据被贮存到非易失性存储器。非易失性存储器包括块，诸如图1的第一 块140。根据写入次序贮存数据使得当在贮存的页的块逻辑页地址的一字线组中贮存页时 以其中贮存页的字线的物理地址的升高的值降低。
[0208] 在606处，从第一具体字线读取第一数据，诸如WLl 152的下部的页158和上部的页 159。在608处，从字线组的第二具体字线读取第二数据。第二具体字线邻近第一具体字线并 且具有比第一具体字线更低的字线物理地址，诸如WLO 150。
[0209] 在610处，读取第二数据包括在将第一电压(例如，第一电压112)施加到第一具体 字线的同时的第一时间时感测第二数据以产生用于贮存第二数据的位的第二具体字线的 贮存元件的每一个的第一感测的数据。读取第二数据还包括在将第二电压(例如，第二电压 114)施加到第一具体字线的同时的第二时间时感测第二数据以产生用于贮存第二数据的 位的第二具体字线的贮存元件的每一个的第二感测的数据，在612处。第二电压不同于第一 电压。
[0210] 在614处，对于贮存元件的每一个，基于第一数据选择第一感测的数据或第二感测 的数据。例如，读取第一数据可以包括感测第一具体字线并且将标志贮存在锁存器中，诸如 DLA标志锁存器160。标志可以根据第一具体字线的感测而设置。每个标志可以对应于第二 具体字线的贮存元件。基于第一数据选择第一感测的数据或第二感测的数据可以包括对于 第二具体字线的贮存元件的每一个，基于在锁存器中的相应的标志的值选择第一感测的数 据或第二感测的数据。
[0211] 尽管这里描述的各种组件被示出为块组件并且以一般的术语描述，但是这样的组 件可以包括一个或多个微处理器、状态机或被配置为使能图1的数据贮存装置102重新排序 数据以改善进行DLA操作中的效率的其它电路。例如，控制器120可以表示物理组件一一诸 如硬件控制器、状态机、逻辑电路或其它结构一一以使能图1的数据贮存装置102重新排序 数据以增强DLA操作。
[0212] 控制器120可以使用被编程为进行如这里所述的DLA操作的微处理器或微控制器 实现。在具体实施例中，控制器120包括执行贮存在非易失性存储器104处的指令的处理器。 可替换地或此外，由处理器执行的可执行的指令可以贮存在不是非易失性存储器104的一 部分的单独的存储器位置处，诸如在只读存储器(ROM)处。
[0213] 在具体实施例中，数据贮存装置102可以实现在被配置为选择性地耦接到一个或 多个外部装置的便携性装置中。但是，在其它实施例中，数据贮存装置102可以附接到或者 嵌入到一个或多个主机装置中，诸如在主机通信装置的外壳中。例如，数据贮存装置102可 以在封装的设备中，该设备诸如无线电话、个人数字助理(PDA)，游戏装置或操纵台、便携性 导航装置或使用内部非易失性存储器的其它装置。在具体实施例中，数据贮存装置102可以 包括非易失性存储器--诸如三维（3D)存储器、闪速存储器（例如，NAND、N0R、多级单元 (MLC)、分裂位线NOR(DINOR)存储器、AND存储器、高耦合系数(HiCR)、