移位寄存器及其驱动方法、栅极驱动电路和显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种移位寄存器及其驱动方法、栅极驱动电路和显示装置。
【背景技术】
[0002]在现有的显示装置中，栅极驱动器将输入时钟信号经过移位寄存器单元转换，切换成开启/关断电压，顺次施加到液晶面板的栅级线上。栅极驱动器中的移位寄存器单元用于产生扫描栅线的栅极驱动信号。
[0003]现有的移位寄存器单元在非输出阶段并不能实现对上拉节点的完全放电去噪，并且由于直接通过栅极驱动信号输出端为下一级移位寄存器单元提供输入信号，从而使得栅极驱动信号输出晶体管的尺寸需要较大，导致现有的移位寄存器单元的功耗以及尺寸较大，不利于实现低功耗和窄边框。
【发明内容】
[0004]本发明的主要目的在于提供一种移位寄存器及其驱动方法、栅极驱动电路和显示装置，以解决现有的移位寄存器单元在非输出阶段并不能实现对上拉节点的完全放电去噪，并且致现有的移位寄存器单元的功耗以及尺寸较大，不利于低功耗和窄边框的实现的问题。
[0005]为了达到上述目的，本发明提供了一种移位寄存器单元，包括输入端、复位端、第一电平输出端、进位信号输出端和栅极驱动信号输出端，所述移位寄存器单元还包括:
[0006]上拉节点控制单元，与所述输入端、所述复位端和上拉节点连接；
[0007 ]下拉控制节点控制单元，分别与所述第一电平输出端、所述上拉节点和所述下拉控制节点连接，用于当所述上拉节点的电位为第一电平时控制所述下拉控制节点的电位为第二电平，当所述上拉节点的电位为第三电平时控制所述下拉控制节点与所述第一电平输出端连接；
[0008]下拉节点控制单元，分别与所述下拉控制节点、所述第一电平输出端、所述上拉节点和下拉节点连接，用于当所述上拉节点的电位为第一电平时控制所述下拉节点的电位为第二电平，当所述下拉控制节点的电位为第一电平时控制所述下拉节点与所述第一电平输出端连接；
[0009]栅极驱动信号输出单元，分别与所述上拉节点、所述下拉节点和所述栅极驱动信号输出端连接，用于在所述上拉节点和所述下拉节点的控制下控制所述栅极驱动信号输出端输出栅极驱动信号；以及，
[0010]进位信号输出单元，分别与所述进位信号输出端、所述上拉节点和所述下拉节点连接，用于在所述上拉节点和所述下拉节点的控制下控制所述进位信号输出端输出进位信号，所述进位信号输出端为相邻下一级移位寄存器单元提供输入信号。
[0011]实施时，所述进位信号输出单元，还与所述复位端连接，进一步用于在由所述复位端输入的复位信号为第一电平时控制所述进位信号输出端输出第三电平。
[0012]实施时，所述下拉控制节点控制单元包括:
[0013]第一下拉控制节点控制晶体管，栅极与所述上拉节点连接，第一极与所述下拉控制节点连接，第二极接入第二电平；以及，
[0014]第二下拉控制节点控制晶体管，栅极和第一极都与所述第一电平输出端连接，第二极与所述下拉控制节点连接。
[0015]实施时，所述下拉节点控制单元包括:
[0016]第一下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述下拉节点连接，第二极接入第二电平；以及，
[0017]第二下拉节点控制晶体管，栅极与所述下拉控制节点连接，第一极与所述第一电平输出端连接，第二极与所述下拉节点连接。
[0018]实施时，所述进位信号输出单元包括:
[0019]第一进位信号输出晶体管，栅极与所述上拉节点连接，第一极与时钟信号输入端连接，第二极与所述进位信号输出端连接;以及，
[0020]第二进位信号输出晶体管，栅极与所述下拉节点连接，第一极与所述进位信号输出端连接，第二极接入第三电平。
[0021]实施时，所述进位信号输出单元还包括:第三进位信号输出晶体管，栅极与所述复位端连接，第一极与所述进位信号输出端连接，第二极接入第三电平。
[0022]实施时，所述栅极驱动信号输出单元还与时钟信号输入端连接；
[0023]由所述时钟信号输入端输入的时钟信号的占空比小于0.5;
[0024]所述栅极驱动信号输出单元包括:
[0025]第一栅极驱动信号输出晶体管，栅极与所述上拉节点连接，第一极与所述时钟信号输入端连接，第二极与所述栅极驱动信号输出端连接;以及，
[0026]第二栅极驱动信号输出晶体管，栅极与所述下拉节点连接，第一极与所述栅极驱动信号输出端连接，第二极接入第二电平。
[0027]实施时，所述栅极驱动信号输出单元还与时钟信号输入端连接；
[0028]所述栅极驱动信号输出单元包括:
[0029]第一栅极驱动信号输出晶体管，栅极与所述上拉节点连接，第一极与所述时钟信号输入端连接，第二极与所述栅极驱动信号输出端连接；
[0030]第二栅极驱动信号输出晶体管，栅极与所述下拉节点连接，第一极与所述栅极驱动信号输出端连接，第二极接入第二电平；以及，
[0031]栅极驱动放电晶体管，栅极与所述复位端连接，第一极与所述栅极驱动信号输出端连接，第二极接入第二电平。
[0032]实施时，由所述输入端接入输入信号，由所述复位端接入复位信号；
[0033]所述上拉节点控制单元，具体用于在输入阶段在所述输入信号的控制下控制所述上拉节点的电位为第一电平，在输出阶段控制自举拉升所述上拉节点的电位，在复位阶段在所述复位信号的控制下控制所述上拉节点的电位为第三电平，并在输出截止保持阶段控制所述上拉节点的电位维持为第三电平。
[0034]本发明还提供了一种移位寄存器单元的驱动方法，包括:
[0035]当上拉节点的电位为第一电平时下拉控制节点控制单元控制所述下拉控制节点的电位为第二电平，当所述上拉节点的电位为第三电平时下拉控制节点控制单元控制所述下拉控制节点与所述第一电平输出端连接；
[0036]当所述上拉节点的电位为第一电平时，下拉节点控制单元控制下拉节点的电位为第二电平，当所述下拉控制节点的电位为第一电平时下拉节点控制单元控制下拉节点与所述第一电平输出端连接；
[0037]在所述上拉节点和所述下拉节点的控制下，进位信号输出单元控制进位信号输出端输出进位信号，所述进位信号输出端为相邻下一级移位寄存器单元提供输入信号。
[0038]实施时，本发明所述的移位寄存器单元的驱动方法还包括:
[0039]在输入阶段，上拉节点控制单元在由输入端接入的输入信号的控制下控制上拉节点的电位为第一电平；
[0040]在输出阶段，上拉节点控制单元控制自举拉升所述上拉节点的电位；
[0041]在复位阶段，上拉节点控制单元在由复位端接入的复位信号的控制下控制上拉节点的电位为第三电平；
[0042]在输出截止保持阶段，上拉节点控制单元控制所述上拉节点的电位维持为第三电平。
[0043]实施时，所述当上拉节点的电位为第一电平时下拉控制节点控制单元控制所述下拉控制节点的电位为第二电平，当所述上拉节点的电位为第三电平时下拉控制节点控制单元控制所述下拉控制节点与所述第一电平输出端连接步骤具体包括:
[0044]在输入阶段和输出阶段，下拉控制节点控制单元控制所述下拉控制节点的电位为第二电平；
[0045]在复位阶段和输出截止保持阶段，下拉控制节点控制单元控制所述下拉控制节点与所述第一电平输出端连接。
[0046]实施时，所述当所述上拉节点的电位为第一电平时，下拉节点控制单元控制下拉节点的电位为第二电平，当所述下拉控制节点的电位为第一电平时下拉节点控制单元控制下拉节点与所述第一电平输出端连接步骤包括:
[0047]在输入阶段和输出阶段，下拉节点控制单元控制下拉节点的电位为第二电平；
[0048]在复位阶段和输出截止保持阶段，下拉节点控制单元控制下拉节点与所述第一电平输出端连接。
[0049]实施时，所述在所述上拉节点和所述下拉节点的控制下，进位信号输出单元控制进位信