单元M22的数据。在一个实施例中，当感测电压Vs的电平小于参考电压Vref的电平时，可变电阻元件R22被确定为处于低电阻状态，因此选中的存储单元M22被确定为储存逻辑低值。另一方面，当感测电压Vs的电平大于参考电压Vref的电平时，可变电阻元件R22被确定为处于高电阻状态，因此选中的存储单元M22被确定为储存逻辑高值。
[0089]在此，根据偏置电流Ibias的量与读取电流Ir的量之间的差来确定感测电压Vs的电平的增大速度和减小速度。即，当偏置电流Ibias的量与读取电流Ir的量之间的差大时，感测电压Vs的电平被迅速增大或减小，而当偏置电流Ibias的量与读取电流Ir的量之间的差小时，感测电压Vs的电平被缓慢增大或减小。多个存储单元的低电阻状态分布和高电阻状态分布可以根据偏置电流Ibias的量和读取电流Ir的量来变化。即，偏置电流Ibias的量与读取电流Ir的量之间的差可以引起读取操作的读取裕度和速度的变化。
[0090]如上所述，偏置电流的量与读取电流的量之间的差引起感测电压Vs的增大速度或减小速度的变化。因此，由于偏置电流Ibias通过参考电流Iref和补偿电流Icom来确定并且参考电流Iref基本恒定，所以能够调节补偿电流Icom的量以控制偏置电流Ibias。结果，能够通过调节补偿电流Icom的量来调节感测电压Vs的增大速度或减小速度。即，能够调节补偿电流Icom的量以最大化多个存储单元的读取裕度。
[0091]可以通过对半导体存储装置执行测试操作或校准操作来确定与产生偏置电流Ibias相关的电流信息(或称为偏置信息)。根据一个实施例，在测试操作或校准操作中，在改变偏置电流Ibias的量时对多个存储单元连续执行读取操作，以检测引起最大读取裕度的偏置电流Ibias的量。关于检测到的偏置电流Ibias的量的偏置信息可以储存在补偿电流发生单元620中。然后，在随后的正常读取操作中，能够利用储存的偏置信息来立即产生与检测到的偏置电流的量相对应的补偿电流Icom，并将其供应至感测节点Ns。S卩，在测试或校准之后的正常读取操作中，读取裕度能够被增加而无需执行额外操作(诸如，确定偏置电流Ibias)，因此，补偿电流Icom可以被无延迟地产生。
[0092]图6示出一个实施例，在该实施例中，利用分别从两个电流发生单元610和620产生的参考电流Iref和补偿电流Icom来供应偏置电流Ibias，并且通过调节补偿电流Icom的量来控制偏置电流Ibias的量，这因为参考电流Iref基本恒定而补偿电流Icom根据所需的偏置电流Ibias的量而变化。然而，实施例不限于此。在另一个实施例中，可以通过从一个电流发生单元产生的单一电流来供应偏置电流Ibias。即，一个电流发生单元储存关于检测到的偏置电流Ibias的量(其引起通过测试操作或校准操作而确定的最大读取裕度)的偏置信息，并且供应与储存的偏置信息相对应的偏置电流Ibias。
[0093]图7示出根据一个实施例的图6的补偿电流发生单元620的配置。
[0094]参考图7，补偿电流发生单元620可以包括储存单元710、电压发生单元720以及电流发生单元730。
[0095]储存单元710可以储存关于通过测试操作或校准操作而确定的偏置电流的量的偏置信息。这种偏置信息可以用于从由电压发生单元720产生的多个电压Vl-VN之中选择一个电压。储存单元710可以包括多个非易失性存储元件以储存偏置信息。储存单元710可以提供多个选择信号SEL1-SELN(其中“N”表示自然数)以基于偏置信息而从由电压发生单元720产生的多个电压Vl-VN之中选择一个电压。
[0096]电压发生单元720可以利用电源电压VDD来产生具有各种电压电平的多个电压V1-VN，并且可以响应于多个选择信号SEL1-SELN来选择并输出电压Vl-VN中的一个作为补偿电压Vcom。电压发生单元720可以包括彼此串联连接的多个电阻器Rl-RN以及每个均并联连接至电阻器Rl-RN中的对应的一个的多个传递门(pass gate)Pl-PN0具有各种电压电平的电压Vl-VN可以在每个均连接电阻器Rl-RN(充当分压器)中的对应的一对的节点处产生。多个选择信号SEL1-SELN中的一个被激活，并且与激活的选择信号相对应的电压可以在产生的电压Vl-VN中选择并被输出为补偿电压Vcom。因为基于偏置信息来产生多个选择信号SEL1-SELN，因此补偿电压Vcom的电压电平可以具有基于偏置信息来确定的电平。在一个实施例中，如果偏置电流Ibias的量基于偏置信息来确定并且参考电流Iref的量被预确定为恒定，则能够通过从偏置电流Ibias的量减去参考电流Iref的量来确定补偿电流Icom的量。
[0097]电流发生单元730可以产生具有与补偿电压Vcom的电压电平相对应的量的补偿电流Icom。电流发生单元730可以包括用于响应于补偿电压Vcom来驱动补偿电流Icom的PMOS晶体管P。根据图7示出的实施例，补偿电流Icom的量可以随着补偿电压Vcom的电平增大而减少，而补偿电流Icom的量可以随着补偿电压Vcom的电平减小而增加。在另一个实施例中，如果使用不同类型的晶体管(例如，NMOS晶体管)代替PMOS晶体管P，补偿电流Icom的量与补偿电压Vcom的电平成正比。
[0098]由电流发生单元730产生的补偿电流Icom可以经由传递门PS供应至感测节点Ns，该传递门PS在感测使能信号SEN被激活时导通以执行数据感测操作。
[0099]根据图7中示出的实施例，为了产生具有相对大量的补偿电流Icom，用于选择适用于这种补偿电流Icom的具有低电平的电压Vcom的偏置信息可以根据测试操作或校准操作来产生，储存在储存单元710中，并且接着用于产生具有相对大量的补偿电流Icom。与此相反，为了产生具有相对小量的补偿电流Icom，用于选择适用于这种补偿电流Icom的具有高电平的电压Vcom的偏置信息可以根据测试操作或校准操作来产生，储存在储存单元710中，并且接着用于产生具有相对小量的补偿电流Icom。
[0100]虽然上面已经参考图7描述了补偿电流发生单元620的实施例，但是实施例不限于此。根据本文中的教导和公开，本领域技术人员将认识到各种电路可以用于实施补偿电流发生单元620，所述各种电路能够储存指示偏置电流Ibias的量或补偿电流Icom的量的信息(例如，偏置信息)以及根据偏置信息来控制补偿电流Icom的量。
[0101]图8示出根据本公开的一个实施例的包括多个单元阵列810_1-810_M(在下文中，“Μ”表示自然数)的半导体存储装置。
[0102]参考图8，半导体存储装置可以包括多个单元阵列810_1-810_Μ、多个读取电路820_1-820_Μ、多个行解码器电路830_1-830_Μ、多个列解码器电路840_1_840_Μ以及单元阵列选择单元850。
[0103]在读取操作中，由阵列地址A_ADD选中的单元阵列和与选中的单元阵列相对应的组件能够执行前述读取操作。单元阵列选择单元850能够激活感测使能信号SEN〈1:M> (分别对应于单元阵列810_1-810_M)中的与由阵列地址A_ADD选中的一个单元阵列相对应的感测使能信号。
[0104]在相应的单元阵列中出现的寄生电流的量可以彼此不同，因此引起关于相应的单元阵列的最大读取裕度的偏置电流的量的值也可以彼此不同。已经通过测试操作或校准操作获得的关于这些偏置电流的量的偏置信息能够储存在相应的读取电路820_1-820_M中，使得在读取操作中产生的偏置电流的量可以根据单元阵列810_1-810_11之中选中的一个来变化。
[0105]当选中单元阵列810_1-810_M中的一个时，读取电路820_1-820_11中的对应一个、行解码器电路830_1-830_M中的对应一个以及列解码器电路840_1-840_M中的对应一个可以以与如上面参考图5至图7描述的读取电路520、行解码器电路530和列解码器电路540基本上相同的方式来操作。
[0106]由于图8中示出的半导体存储装置利用引起关于每个选中的存储阵列的最大读取裕度的偏置电流来执行读取操作，因此其读取特性能够被改善。此外，由于关于偏置电流的信息在执行读取操作之前通过测试操作或校准操作来确定并且接着储存在储存器中，因此能够利用储存的偏置信息无延迟地执行读取操作。
[0107]图9是示出根据本公开的一个实施例的电子设备的操作方法的流程图。
[0108]参考图9，电子设备的操作方法可以包括测试步骤S910和读取步骤S920。在测试步骤S910处，对电子设备中的半导体存储装置的选中的单元阵列执行测试操作或校准操作以检测引起最大读取裕度的偏置电流，并且指示检测到的偏置电流的偏置信息被储存在电子设备中。在读取步骤S920处，利用偏置信息对半导体存储装置执行正常读取操作。
[0109]测试步骤S910可以包括检测步骤S911和储存步骤S912。在检测步骤S911处，包括在选中的单元阵列中的存储单元被顺序选择，并且在改变偏置电流的量时对存储单元执行读取操作。结果，检测到引起关于选中的单元阵列的最大读取裕度的偏置电流的量。在储存步骤S912处，指示检测到的偏置电流的偏置信息被储存在电子设备的储存器中，使得在S920处能够利用储存的偏置信息来执行读取操作。在一个实施例中，偏置信息能够储存在半导体存储装置的非易失性存储元件中，使得甚至在电力未被供应至半导体存储装置时仍保留偏置信息。
[0110]读取步骤S920可以包括偏置电流发生步骤S921、读取电流供应步骤S922以及感测步骤S923。在偏置电流发生步骤S921处，具有与储存的偏置信息相对应的量的偏置电流被产生并被供应至感测节点。在读取电压供应步骤S922处，读取电压被供应至选中的列线，以及读取电流根据选中的存储单元中的可变电阻元件的电阻状态来流过感测节点。在感测步骤S923处，感测节点根据偏置电流与读取电流之间的差来充电或放电以相应地增大或减小感测节点处的感测电压。在过去预定时间段之后通过将感测节点的感测电压与参考电压比较来感测储存在选中的存储单元中的数据。
[0111]虽然图9的流程图示出以特定顺序执行的步骤S92US922和S923，但是实施例并不限于此。在另一个实施例中，步骤S92US922和S923的一些部分或所有部分可以基本同时执行。
[0112]本公开的实施例能够通过利用在测试操作或校准操作中检测到的偏置电流补偿在读取操作中出现的寄生电流来增加读取操作中的读取裕度。
[0113]此外，本公开的实施例能够通过在执行正常操作之前确定并储存与寄生电流的补偿相关的偏置电流信息来减小读取速度中的延迟。
[0114]虽然为了说明性目的已经描述各种实施例，但是对于本领域技术人员明显的是，各种改变或变型是可能的。
[0115]基于公开的技术的上述或其它存储电路或半导体器件能够用于一系列的设备或系统中。图10至图14提供能够实施本文公开的存储电路的设备或系统的一些示例。
[0116]图10示出基于公开的技术的另一个实施方式的微处理器的配置图的示例。
[0117]参考图10，微处理器1000可以执行用于控制或调谐一系列过程(接收来自各种外部器件的数据、处理数据以及输出处理结果到外部器件)的任务。微处理器1000可以包括存储装置1010、操作单元1020、控制单元1030等。微处理器1000可以是各种数据处理单元(诸如，中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)以及应用处理器(AP))ο
[0118]存储装置1010是微处理器1000中的储存数据的部分(如处理器寄存器、或寄存器等)。存储装置1010可以包括数据寄存器、地址寄存器、以及浮点寄存器等。此外，存储装置1010可以包括各种寄存器。存储装置1010可以执行临时储存要被操作单元1020执行操作的数据、执行操作的结果数据以及用于执行操作的数据被储存的地址的功能。
[0119]存储装置1010可以包括根据实施方式的上述半导体器件中的一个或更多个。例如，存储装置1010可以包括:单元阵列，包括布置在多条列线和多条行线中的多个电阻式存储单元；以及读取电路，适用于:在读取操作中，基于偏置信息产生偏置电流，将偏置电流供应至感测节点，将来自感测节点的读取电流供应至从所述多条列线中选中的列线，以及利用感测节点处的电压电平来感测储存在耦接至选中的列线的选中的存储单元中的数据。偏置信息在读取操作开始之前被确定并被储存在半导体存储装置中。通过此，存储装置1010的读取裕度可以被增加而不延迟读取操作。因此，微处理器1000的性能可以被改口 O
[0120]操作单元1020可以根据控制单元1030解码命令的结果来执行四个算术操作或逻辑操作。操作单元1020可以包括至少一个算术逻辑单元(ALU)等。
[0121]控制单元1030可以接收来自存储装置1010、操作单元1020和微处理器1000的外部器件的信号，执行命令的提取、命令的解码以及微处理器的信号的控制输入和输出，以及运行程序表示的处理。
[0122]根据本实施方式的微处理器1000可以额外地包括高速缓冲存储装置1040，其不同于存储装置1010而能够临时储存要从外部器件输入的数据或要由外部器件输出的数据。在这种情况下，高速缓冲存储装置1040可以通过总线接口 1050与存储装置1010、操作单元1020以及控制单元1030交换数据。
[0123]图11是基于公开的技术的另一个实施方式的处理器的配置图。
[0124]参考图11，处理器1100可以通过包括除了微处理器的功能的各种功能来改善性能并实现多功能性，所述微处理器执行用于控制并调谐一系列过程(接收来自各种外部器件的数据，处理数据