址发送给页缓存器的地址端口 ；锁存信号经过延时匹配电路产生回写使能进入页缓存器；页缓存器通过回写地址和回写使能将当前地址的最终操作结果存储在页缓存器相应位置，供外部接口后续读取。
[0039]本实用新型所具有的优点:
[0040]1、本实用新型能够较为真实的对片内存储阵列页进行自测统计，将损坏单元的位置信息记录反映在页缓存模块中，实现损坏单元的统计。
[0041]2、利用本实用新型，测试过程中可以直接从页缓存模块中将当前页中的错误地址信息读取并记录，节省了测试激励中的比较过程和阵列读取操作，简化了测试序列，节省了测试时间，节省了测试成本。
[0042]3、利用本实用新型，对于容量需求较小的应用，控制器可以直接读取页缓存模块获得错误地址信息，而无需开发数据比较模块。如果错误率在可接受范围内，控制器可以忽略错误地址，继续使用芯片，节省了硬件成本。
【附图说明】
[0043]图1为传统基台测试架构图；
[0044]图2a为页操作类存储器数据通路示意；
[0045]图2b为存储器读写操作数据流向示意；
[0046]图3为RRAM内部写操作过程；
[0047]图4a为本实用新型RRAM的存储单元片内自测电路示意；
[0048]图4b为本实用新型RRAM的存储单元片内自测电路原理框图；
[0049]图5a为结合本实用新型的芯片内部工作流程；
[0050]图5b为结合本实用新型的存储单元错误统计示意；
[0051]图6为本实用新型的具体测试序列应用实例对照；
[0052]图7为本实用新型的具体电路图；其中Ul-存储阵列，U2-页缓存器。
【具体实施方式】
[0053]针对此种情况，本实用新型基于RRAM内部电路的基本结构与基本操作流程，加入了对每次写验证时返回的成功标志位的锁存机制，具体如下述:
[0054]如图4a、图4b为本实用新型具体模块实施示意图，在数据通路与页缓存器之间加入一个锁存机制，以此完成对读验证结果标志位的判断功能和锁存以及写入页缓存器功能的实现，主要包括控制判断逻辑模块、锁存使能模块、回写地址模块、锁存模块和页缓存器回写模块。
[0055]同时加入锁存使能模块和回写地址模块，如果当前地址的读验证结果为成功，锁存使能模块则直接产生锁存信号用于采样锁存来自验证模块的当前操作的成功标志位，同时回写地址模块将当前操作地址信息传送给页缓存器回写模块；如果在读验证操作后检测到验证失败信息，则记录失败操作次数直至上限次数(如8次)，当最后一次(第8次)读验证操作完成后，无论成功与否，锁存使能模块都将产生锁存信号，用于采样锁存此次访问地址的成败信息，回写地址模块保持当前地址信息。
[0056]其中控制判断逻辑模块用于在每个地址的写操作和读验证操作结束时，对相应读验证结果的判断以及验证次数的判断，同时加入锁存使能模块和回写地址模块，如果当前地址的读验证结果为成功，锁存使能模块则直接产生锁存信号用于采样锁存来自验证模块的当前操作的成功标志位，同时回写地址模块将当前操作地址信息传送给地址切换模块；如果在读验证操作后检测到验证失败信息，则记录失败操作次数直至上限次数(如8次)，当最后一次(第8次)读验证操作完成后，无论成功与否，锁存使能模块都将产生锁存信号，用于采样锁存此次访问地址的成败信息，回写地址模块保持当前地址信息。在操作上限未达到之前，任何一次返回成功的读验证操作都会使得该模块直接产生锁存信号和回写地址信息。
[0057]页缓存器回写模块用于产生对页缓存器回写操作时的回写地址信息和回写使能，结合锁存模块的操作结果，在某地址的阵列写操作结束时(成功或失败次数达上限)，体现阵列中该地址的操作结果(成败信息)即可被存储到页缓存器的相应地址当中。
[0058]根据以上模块的功能，各地址的操作结果均可以被写入页缓存器中的相应位置，以用于后续筛选工作。
[0059]结合该实用新型的具体工作流程如图5a.如此一来，随着地址的累加遍历，每个地址对应的存储区操作结果信息都被回写到页缓存器的相同位置，当完成对一整页编程或擦除操作后，页缓存器也已经保存了阵列命中页中各地址所对应的存储单元能否被成功写入读取数据的功能信息，并且这些成败信息完全与阵列页中存储单元位置是一一对应的。如图5b，假设阵列中黑色的点为存储阵列中存在的损坏单元，在经历上述的操作流程之后，在页缓存器中，已经将这些损坏单元的错误信息(成功/失败标志)在相同的位置上标记下来了。
[0060]可以看出，根据本实用新型的工作流程和功能，芯片内部可以复用读验证操作，实现对阵列中存储单元功能成败情况的初步统计，并将统计结果存放于页缓存器当中。之后只需要测试基台或用户从接口 1对页缓存器进行读取，既可以直接获得一页存储阵列的错误统计对照数据。节省了传统测试中，测试基台对存储阵列的读取与比较操作。
[0061]如图6为具体测试序列实例，在未使用该实用新型的存储器测试过程中，传统测试序列需要按照“遍历写一遍历读一数据对照统计”的过程来筛选得到损坏阵列单元的统计信息。而结合本实用新型后的，测试激励在遍历读阶段可以跳过阵列读的操作过程，直接读取页缓存器，且无需与写数据进行数据比较过程即可获得当前页阵列的损坏阵列统计信息，极大的简化了测试序列，减少了芯片测试时间，提高了测试效率。
[0062]另外一方面在应用中，在一些控制器对于存储容量的需求不是很大的芯片应用中，随着芯片使用寿命的加长，内部存储单元也会发生损坏。利用该实用新型，控制器可以通过正常的操作而无需开发数据比较模块去判断读写结果，即可直接获取芯片内部损坏情况，如果损坏率在接收范围内，控制器可以在后续操作中将此前获取的错误地址直接忽略跳过，继续后续应用，节省了硬件成本。
[0063]如图7示为本实用新型具体电路示意，锁存使能模块包括组合逻辑电路和时钟门控电路，当操作成功或失败次数达到上限时会产生一个最终操作终次操作信号，以表征该次操作为本地址最后一次操作，该信号进入门控电路产生一个周期的时钟信号作为锁存信号；锁存模块主要包括锁存器逻辑电路，它会在锁存信号的上升沿时采样并锁存来自验证模块的成功标志位，同时输出到最终操作结果信号上；回写地址模块主要包括锁存器逻辑电路，在终次操作信号有效时采样来自地址发生器的实时输出地址，实现对当前操作地址的抓取功能，并通过到当前地址信号送给页缓存回写模块；页缓存器回写模块主要有逻辑选择器和反馈保持电路逻辑，当锁存信号使能时，选择器会选通当前地址进入该模块，锁存信号结束时，利用反馈保持电路会将该地址保持住，并发送给页缓存器的地址端口，锁存信号经过延时匹配电路产生回写使能，以保证与回写地址和最终操作结果在页缓存器端的时序要求；最终，结合回写使能和回写地址，最终操作结果会被正确的写入页缓存器的相应位置。
【主权项】
1.一种用于RRAM的存储单元片内自测电路，其特征在于:包括锁存模块、锁存使能模块、回写地址模块以及页缓存器回写模块； 所述锁存模块位于读数据通路上，用于接收验证模块发送的成功标志位，并在接收到锁存使能模块发送的锁存信号的情况下将当前地址的成功标志位采样，产生当前地址的最终操作结果； 所述锁存使能模块用于在控制判断逻辑模块判断得知当前操作为当前地址的终次操作时产生锁存信号，并发送给锁存模块和页缓存器回写模块； 所述回写地址模块用于在控制判断逻辑模块判断得知当前操作为当前地址的终次操作时从地址发生器提取与该终次操作所对应的当前地址信息，并发送给页缓存器回写模块； 所述页缓存器回写模块用于根据收到的当前地址信息和锁存信号产生回写地址信息和回写使能，并发送给页缓存器，页缓存器根据收到的回写地址信息和回写使能，将当前地址的最终操作结果存储在页缓存器相应位置，供外部接口后续读取。2.根据权利要求1所述的用于RRAM的存储单元片内自测电路，其特征在于:所述锁存使能模块包括组合逻辑电路和时钟门控电路，所述组合逻辑电路用于在接收到控制判断逻辑模块发送的操作成功信号或失败次数达到上限时产生一个当前地址的终次操作信号，发送给时钟门控电路；所述时钟门控电路在收到当前地址的终次操作信号和时钟信号时产生锁存信号。3.根据权利要求1或2所述的用于RRAM的存储单元片内自测电路，其特征在于:所述锁存模块为锁存器电路，所述锁存器电路的数据输入端接验证模块发送的成功标志位，所述锁存器的时钟输入端接锁存信号，所述锁存器的输出端输出当前地址的最终操作结果。4.根据权利要求3所述的用于RRAM的存储单元片内自测电路，其特征在于:所述回写地址模块包括锁存器逻辑电路，在当前地址的终次操作有效时提取来自地址发生器的当前地址信息，并将当前地址信息发送给页缓存器回写模块。5.根据权利要求4所述的用于RRAM的存储单元片内自测电路，其特征在于:所述页缓存器回写模块包括逻辑选择器MUX、反馈保持电路和延时匹配电路，所述逻辑选择器的选择输入端接锁存信号，一个输入端接当前地址信息，另一个输入端接反馈保持电路，所述逻辑选择器的输出端接页缓存器，所述延时匹配电路的输入端接锁存信号，输出端接页缓存器。
【专利摘要】本实用新型涉及一种用于RRAM的存储单元片内自测电路，包括锁存模块、锁存使能模块、回写地址模块及页缓存器回写模块；锁存模块用于接收成功标志位，并在接收到锁存信号的情况下将当前地址的成功标志位采样；锁存使能模块用于在得知当前操作为当前地址的终次操作时产生锁存信号；回写地址模块用于在得知当前操作为当前地址的终次操作时从地址发生器提取当前地址信息，并发送给页缓存器回写模块；页缓存器回写模块产生回写地址信息和回写使能，并发送给页缓存器。解决了现有的存储器芯片测试方法存在耗时久，测试激励繁琐的技术问题，本实用新型能够较为真实的对片内存储阵列页进行自测统计，将损坏单元的位置信息记录反映在页缓存模块中。
【IPC分类】G11C29/12
【公开号】CN204884572
【申请号】CN201520593701
【发明人】王小光
【申请人】西安华芯半导体有限公司
【公开日】2015年12月16日
【申请日】2015年8月3日