存储单元及控制系统的制作方法
【技术领域】
[0001]本发明有关于一种存储单元，特别是有关于一种可提供一特定数据的存储单元。
【背景技术】
[0002]存储单元经常应用于电子装置中，用以储存数据。存储单元可分为挥发性存储器与非挥发性存储器。常见的挥发性存储器包括动态随机存取存储器(DRAM)以及静态随机存取存储器(SRAM)。非挥发性存储器包括，只读存储器(ROM)、可编程式只读存储器(PROM)、可擦可编程式只读存储器(EPROM)、可电擦可编程式只读存储器(EEPROM)以及快闪存储器(Flash memory)。
[0003]一般而言，当一外部控制器欲撷取存储单元所储存的一特定数据(如存储单元所储存的数据里的一最大数据)时，由于外部控制器不知该特定数据的所在地址，因此，无法提供一撷取地址。在没有撷取地址的情况下，存储单元只能依序输出本身所储存的数据。外部控制器根据存储单元所输出的数据，判断是否为该特定数据。因此，外部控制器需要花费很长的时间，才能得到该特定数据。
【发明内容】
[0004]本发明提供一种储存单元，耦接一控制器，用以接收一第一控制信号以及一第二控制信号，并包括一存储阵列、一第一存取模块以及一第二存取模块。存储阵列用以储存数据。第一存取模块根据第一控制信号存取存储阵列所储存的数据。第二存取模块根据第二控制信号处理存储阵列所储存的数据，用以产生一搜寻结果，并提供搜寻结果予控制器。当第一及第二存取模块分别接收到第一及第二控制信号时，第一及第二存取模块同时运作。
[0005]本发明另提供一种控制系统，包括一控制器以及一储存单兀。控制器发出一第一控制信号以及一第二控制信号。储存单元接收第一及第二控制信号，并包括一存储阵列、一第一存取模块以及一第二存取模块。存储阵列用以储存数据。第一存取模块根据第一控制信号存取存储阵列所储存的数据。第二存取模块根据第二控制信号处理存储阵列所储存的数据，用以产生一搜寻结果，并提供搜寻结果予控制器。当第一及第二存取模块分别接收到第一及第二控制信号时，第一及第二存取模块同时运作。
[0006]为让本发明的特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下:
【附图说明】
[0007]图1A及图1B为本发明的控制系统的可能实施例。
[0008]图2为本发明的存储单元的一可能实施例。
[0009]【附图标记说明】
[0010]100A、100B:控制系统；
[0011]110A、110B、200:存储单元；
[0012]120A、120B:控制器；
[0013]111A、112A、111B、112B、210、220:存取模块；
[0014]113A、113B、230:存储阵列；
[0015]211:选择器；
[0016]221:比对单元；
[0017]222:运算单元；
[0018]223:搜寻表格；
[0019]224:比特运算单元；
[0020]225:比特处理单元；
[0021]ctrlU ctrl2> ctrl:控制信号；
[0022]wdat l、wdat:外部数据；
[0023]rdatl、rdat:读取数据；
[0024]rdat2:搜寻结果；
[0025]SM1:比对信息。
【具体实施方式】
[0026]图1A为本发明的控制系统的示意图。如图所示，控制系统100A包括一存储单元IlOA以及一控制器120A。控制器120A用以将数据写入存储单元IlOA或是读取存储单元IlOA所储存的数据。在一可能实施例中，控制器120A读取存储单元IlOA所储存的一特定数据。举例而言，假设控制器120A欲读取存储单元IlOA所储存的一最大数据。在此例中，存储单元IlOA根据控制器120A所提供的一设定条件(如控制信号ctrl2)，对本身所储存的数据进行处理，用以搜寻本身所储存的最大数据，并将搜寻结果(如rdat2)提供予控制器 120A。
[0027]在其它实施例中，控制器120A通过另一设定条件，读取存储单元IlOA所储存的一最小数据、或是存储单元IlOA所储存的所有数据的一平均值、或是数据分布状态。在一可能实施例中，当存储单元IlOA提供一特定数据予控制器120A时，存储单元IlOA连同该特定数据的所在位置一并提供予控制器120A。
[0028]本发明并不限定存储单元IlOA的种类。在一可能实施例中，储存单元IlOA为一挥发性存储器，如静态随机存取存储器(SRAM)。在其它实施例中，储存单元IlOA为其它种类的挥发性或非挥发性存储器。在本实施例中，存储单元I1A包括存取模块111AU12A以及一存储阵列113A。
[0029]存取模块11IA根据控制信号ctrll存取存储阵列113A所储存的数据。在一可能实施例中，控制信号ctrll具有一地址信息，存取模块IllA根据该地址信息，对存储阵列113A的特定地址进行存取。本发明并不限定存取模块IllA的电路架构。只要能够存取存储阵列的电路架构，均可作为存取模块111A。
[0030]在一可能实施例中，存取模块IllA根据控制信号ctrll对存储阵列113A进行一写入动作或是一读取动作。当存取模块IllA对存储阵列113A进行一写入动作时，存取模块IllA将一外部数据wdatl写入存储阵列113A中。在一可能实施例中，存取模块IllA先对外部数据wdatl进行编码，再将编码后的结果储存于存储阵列113A中。在另一可能实施例中，当存取模块IllA对存储阵列113A进行一读取动作时，存取模块IllA读取存储阵列113A所储存的数据，并输出一读取数据rdatl予控制器120A。
[0031]存取模块112A根据控制信号ctrl2处理存储阵列113A所储存的数据，用以产生一搜寻结果rdat2，并提供搜寻结果rdat2予控制器120A。在一可能实施例中，控制信号ctrl2可能相同或不同于控制信号ctrll。在其它实施例中，控制信号ctrl2为一设定条件，存取模块112A根据控制信号ctrl2搜寻存储阵列113A所储存的一特定数据、或是处理存储阵列113A所储存的数据，用以提供一平均值或是数据分布情况。
[0032]本发明并不限定存取模块112A的电路架构。在一可能实施例中，存取模块112A利用数字方式，读取存储阵列113A所储存的数据，并进行一搜寻比对动作，用以找出一特定数据。在其它实施例中，只要能够处理存储阵列113A所储存的数据的电路架构，均可作为存取模块112A。
[0033]在一可能实施例中，存取模块112A是对存储阵列113A所储存的数据进行一收敛运算，用以产生一搜寻结果rdat2，如一特定数据、一最大数据或是一最小数据。在另一可能实施例中，存取模块112A处理存储阵列113A所储存的数据，用以得到一数据平均值或是一数据分布信息。在其它实施例中，搜寻结果rdat2包含特定数据以及特定数据的地址信息。
[0034]当存取模块IllA对存储阵列113A进行一写入动作或是一读取动作时，若存取模块112A也接收到控制信号ctrl2，则存取模块112A可同时对存储阵列113A进行一读取动作。同样地，当存取模块112A对存储阵列113A进行一读取动作时，若存取模块IllA也接收到控制信号ctrl I，则存取模块11IA同时对存储阵列113A进行一写入动作或是一读取动作。因此，控制器120A不但可得到特定地址的数据，也可得到存储阵列113A所储存的一特定信息。
[0035]在一可能实施例中，在一第一期间,控制器120A发出控制信号ctrl2,用以读取存储单元IlOA所储存的一特定数据。在一第二期间，控制器120A为一等待状态。在此期间，存取模块112A根据控制信号ctrl2处理存储阵列113A所储存的数据，用以产生一搜寻结果rdat2。在一第三期间,控制器120A接收搜寻结果rdat2。
[0036]在一可能实施例中，在第二期间，控制器120A发出控制信号ctrll。当控制信号ctrll与一读取动作有关时，存取模块IllA在第二及第三期间的至少一者，根据控制信号ctrll读取记忆模块113A。在第二及第三期间的至少一者，存取模块IllA输出一读取结果rdatl予控制器120A。当控制信号ctrll与一写入动作有关时，存取模块11IA根据控制信号ctrll将外部数据wdatl写入记忆模块113A。
[0037]图1B为本发明的控制系统的另一可能实施例中。在本实施例中，存取模块IllB及112B对控制信号ctrl进行解码，再根据解码结果存取处理存储阵列113B。在一可能实施例中，当解码结果为一第一状态时，表示控制器120B欲将一外