专利名称：柱脚型储存节与其接触插塞及其制造方法
技术领域：
本发明涉及一种柱脚型储存节与其接触插塞的结构及制造方法。
柱脚型(pedestal)的储存节(storage node)结构在相同设计规格(design rule)的条件下，能够比圆筒型(cylinder)及凹陷型(concave)的储存节结构具有较多的电容面积。然而，目前在柱脚型储存节结构制造中的两大困难是使用Pt电极时，蚀刻轮廓角度与临界尺寸不易控制，以及对准失误所造成的阻障层曝露问题。
因此，H.Horri等人于「A Self-aligned Stacked Capacitor usingNovel Pt Electroplating Method for 1 Gbit DRAMs and Beyond」(Symp.On VLSI Tech.，pp.103～104，1999)中提出了一种储存节结构。如
图1所示，该储存节结构在直径120nm×深度240nm的埋入窗(burried contact)12内缘电镀一层Ru晶种层13，再通过氧化层(图未显示)蚀刻定义图案，随后在Ru晶种层13上使用自动对准Pt电镀工艺制作Pt储存节14。
然而上述的Pt储存节结构由于其晶种层所在的埋入窗的深宽比较大(240nm/120nm＝2)，造成利用沉积步骤在埋入窗内缘形成顺应性的晶种层时较为困难。
为了克服现有技术的不足，本发明的目的在于提供一种柱脚型储存节与其接触插塞，其可使晶种层的顺应性长成较容易，且给后续BST(BaSrTiO3)薄膜沉积提供有较顺应平滑的基底，并可增加储存节的面积及增大储存节插塞的对准失误的许可程度。
本发明的另外一个目的在于提供一种柱脚型储存节与其接触插塞的制造方法。
为了达到上述目的，本发明提供一种柱脚型储存节与其接触插塞，包括一绝缘层、一导电层、一阻障层、一金属晶种层及一储存节层。其中，绝缘层具有至少一接触孔。导电层位于该接触孔内。阻障层位于该导电层上，高度低于该接触孔表面。金属晶种层位于该阻障层上而隆起在该接触孔表面。储存节层则成柱脚形而置于该金属晶种层上。
本发明还提供一种柱脚型储存节与其接触插塞的制造方法，包括以下步骤。首先，提供一基底，表面具有一第一绝缘层。在该第一绝缘层中形成至少一接触孔。经由沉积及回蚀，在该接触孔内依次填入一导电层及一阻障层，且该阻障层高度低于该接触孔表面。沉积一顺应性覆盖该阻障层及该第一绝缘层表面的金属晶种层。沉积一第二绝缘层。在该第二绝缘层中形成位于该接触孔上方且深及该金属晶种层的凹洞。在该凹洞内填入一储存节层。最后，移除该第二绝缘层及覆盖在该第一绝缘层表面的金属晶种层。
本发明的有益效果是本发明中的柱脚型储存节与其接触插塞的结构及制造方法，能够进一步改进现有的凹洞形结构，使晶种层的顺应性长成较容易，同时通过调变蚀刻参数，使移除曝露的晶种层蚀刻速率和其下氧化层速率相近，而提供后续BST薄膜沉积有较顺应平滑的基底。并可通过缩短晶种层所在的埋入窗的深度而减小其深宽比，同时通过将氧化层的蚀刻图案扩大以增加储存节面积及增大储存节和插栓对准失误的许可程度。
下面结合附图对进行详细说明图1是一现有技术中的储存节结构；图2是本发明一实施例的柱脚型储存节与其接触插塞的结构；图3A～3H及3F’、3F”、3H’显示本发明一实施例的柱脚型储存节与其接触插塞制造工艺。
图中符号说明12～埋入窗；20、30～绝缘层；202～接触孔；302～凹洞；21～导电层；22～阻障层；13、23～晶种层；14、24～储存节；300～基底。
实施例图2是本实施例的柱脚型储存节与其接触插塞的结构，包括一绝缘层20、在绝缘层20中形成的接触孔202、一做为接触插塞用的导电层21、一高度低于接触孔202的阻障层22，一隆起在接触孔202表面的晶种层23以及一置于晶种层23上的柱脚状储存节24。
其中，绝缘层20是由SiO2所构成，导电层21是由多晶硅所构成，阻障层22是由TiN、TiSiN、TaSiN或TiAlN所构成，晶种层23是Pt、Ir或Ru晶种层，而储存节24则为一Pt储存节。
以下将配合图3A～3H说明本实施例的柱脚型储存节与其接触插塞的制造工艺。为了使符号简洁，图3A～3H与图2中相同的组件使用相同的符号。
首先，如图3A所示，提供一硅基底300，并在硅基底300上以等离子增强化学气相淀积法(PECVD)沉积一厚度约为200～1000nm的SiO2绝缘层20。
如图3B所示，利用蚀刻平板印刷技术与蚀刻步骤在绝缘层20中形成直径大小约为0.07～0.15μm的接触孔202。
如图3C所示，沉积一做为插塞用的多晶硅导电层21并以化学干蚀刻或反应离子蚀刻(RIE)回蚀步骤使其高度低于接触孔202表面约70～170nm。再沉积一阻障层22，并使用含氯气体(如Cl2/BCl3)，以化学干蚀刻或反应离子蚀刻(RIE)回蚀步骤使其高度低于接触孔202表面约20～40nm。
如图3D所示，以电离金属等离子体(ionized metal plasma，IMP)、溅镀或化学气相沉积(CVD)沉积一顺应性覆盖在阻障层22及绝缘层20表面且厚度约为30～60nm的Pt、Ir或Ru晶种层23，做为尔后储存节电镀的电极及蚀刻停止层。
如图3E所示，再以等离子增强化学气相淀积法(PECVD)沉积一厚度约为200～1000nm的SiO2绝缘层30。
如图3F所示，利用蚀刻平板印刷技术与蚀刻步骤在绝缘层30中形成大小约为0.07～0.15μm×0.14～0.45μm且停止于晶种层23的凹洞302。凹洞302是用以定义尔后储存节的图案。此外，还可通过湿蚀刻法将氧化层图案扩大(如图3F’)，可增加后续电镀Pt储存节的面积，以及储存节和插塞对准失误的许可程度，如图3F”所示。
如图3G所示，以晶种层23为电极，进行Pt储存节的电镀，通过绝缘层30的凹洞302的规范而定义出Pt储存节的图案。如此得到的Pt储存节具有高垂直性及极小临界尺寸(Critical Dimension，CD)偏差的性质。
最后，如图3H所示，使用湿蚀刻或含氟基气体以反应离子蚀刻(RIE)蚀刻去除绝缘层30。再使用反应离子蚀刻(RIE)蚀刻去除绝缘层20表面上的晶种层23，此时以SiO2的蚀刻产物发光光谱测定法(Optical Emission Spectrometry，OES)的出现做为蚀刻终止的信号，并调变Ar/O2/Cl2或Ar/O2/BCl3流量以获得Pt/SiO2和Ir/SiO2的蚀刻选择比趋近于1，以避免过度蚀刻时因对准失误而造成晶种层23的损失过多。残存的晶种层23可使阻障层22与尔后形成的BST薄膜(图未显示)隔开而减缓氧化。
另外，在上述的制造过程中使用Ru晶种层时，由于Ru的蚀刻主要是使用以氧气为主的气体进行，且Pt本身不易被这种气体蚀刻，所以Pt储存节的上表面的损失较小而可以获得较大的电容面积(如图3H’所示)，但位于绝缘层20上的Ru晶种层的漏电流特性会比使用Pt或Ir晶种层差。相对地，在上述的制造过程中使用Pt或Ir晶种层时，Pt储存节会被蚀刻而损失，造成边缘圆化而使电容面积减少，但有利于尔后BST薄膜及上电极层的沉积时具有较佳的被覆性。
虽已以较佳实施例揭如上，但其并非用以限制本发明。任何熟悉该项技术的人，在不脱离本发明的精神和范围内，当可做一些更动与润饰。因此本发明的保护范围以权利要求书、说明书和附图的内容为准。
权利要求
1.一种柱脚型储存节与其接触插塞，包括一绝缘层，具有至少一接触孔；一导电层，位于该接触孔内；一阻障层位于该导电层上，高度低于该接触孔表面；一金属晶种层，位于该阻障层上而隆起在该接触孔表面；一储存节层，成柱脚形而置于该金属晶种层上。
2.根据权利要求1所述柱脚型储存节与其接触插塞，其特征在于该绝缘层是由SiO2构成。
3.根据权利要求1所述柱脚型储存节与其接触插塞，其特征在于该导电层是由多晶硅所构成。
4.根据权利要求1所述柱脚型储存节与其接触插塞，其特征在于该阻障层是由TiN所构成。
5.根据权利要求1所述柱脚型储存节与其接触插塞，其特征在于该阻障层是由TiSiN所构成。
6.根据权利要求1所述柱脚型储存节与其接触插塞，其特征在于该阻障层是由TiAlN所构成。
7.根据权利要求1所述柱脚型储存节与其接触插塞，其特征在于该阻障层是由TaSiN所构成。
8.根据权利要求1所述柱脚型储存节与其接触插塞，其特征在于该金属晶种层为一Pt晶种层。
9.根据权利要求1所述柱脚型储存节与其接触插塞，其特征在于该金属晶种层为一Ir晶种层。
10.根据权利要求1所述柱脚型储存节与其接触插塞，其特征在于该金属晶种层为一Ru晶种层。
11.根据权利要求1所述柱脚型储存节与其接触插塞，其特征在于该储存节层是由Pt所构成。
12.一种柱脚型储存节与其接触插塞的制造方法，包括以下步骤提供一基底，表面具有一第一绝缘层；在该第一绝缘层中形成至少一接触孔；经由沉积及回蚀，在该接触孔内依次填入一导电层及一阻障层，且该阻障层高度低于该接触孔表面；沉积一顺应性覆盖该阻障层及该第一绝缘层表面的金属晶种层；沉积一第二绝缘层；在该第二绝缘层中形成位于该接触孔上方且深及该金属晶种层的凹洞；在该凹洞内填入一储存节层；移除该第二绝缘层及覆盖在该第一绝缘层表面的金属晶种层。
13.根据权利要求12所述的方法，其特征在于该第一绝缘层是由SiO2构成。
14.根据权利要求12所述的方法，其特征在于该导电层是由多晶硅所构成。
15.根据权利要求12所述的方法，其特征在于该阻障层是由TiN所构成。
16.根据权利要求12所述的方法，其特征在于该阻障层是由TiSiN所构成。
17.根据权利要求12所述的方法，其特征在于该阻障层是由TiAlN所构成。
18.根据权利要求12所述的方法，其特征在于该阻障层是由TaSiN所构成。
19.根据权利要求12所述的方法，其特征在于该金属晶种层为一Pt晶种层。
20.根据权利要求12所述的方法，其特征在于该金属晶种层为一Ir晶种层。
21.根据权利要求12所述的方法，其特征在于该储存节层是由Pt所构成。
22.根据权利要求12所述的方法，其特征在于该金属晶种层为一Ru晶种层。
全文摘要
一种柱脚型储存节与其接触插塞的制造方法。首先,提供一基底,表面具有一第一绝缘层。在第一绝缘层中形成至少一接触孔。在接触孔内依次填入导电层及阻障层,阻障层高度稍低于接触孔表面,而形成浅凹洞,使易沉积顺应性覆盖阻障层及第一绝缘层表面的金属晶种层。沉积第二绝缘层。在第二绝缘层中形成位于接触孔上方且深及金属晶种层的凹洞。在凹洞内填入一储存节层。最后,移除第二绝缘层以和第一绝缘层相近的蚀刻速率移除曝露在储存节间的金属晶种层,同时通过扩大第二绝缘层的蚀刻图案,增加储存节面积及储存节和插塞对准失误的许可程度。
文档编号H01L21/283GK1380683SQ01110479
公开日2002年11月20日 申请日期2001年4月12日 优先权日2001年4月12日
发明者江明崇, 许伯如, 朱聪明 申请人:华邦电子股份有限公司