专利名称：均匀抛光微电子器件的方法
技术领域：
本发明涉及半导体器件的制造领域，更具体地说，涉及在基片上电路区的制备，其中所述区域要求均匀的平面，以便获得最佳效率。
背景技术：
在微电子器件的制备工艺中，通常通过在器件或阵列周围蚀刻沟槽，随后用介电材料填充所述沟槽，使基片中的区域电绝缘。介电材料的沉积一般会导致表面不平整，特别是因为该表面包含遍布沟槽区内的凹坑。在进一步加工之前，通常利用化学机械抛光(CMP)平整该不平整表面。由于抛光工艺中使用的衬垫(pad)的机械性质，存在“表面凹陷”，或者说表面不均匀，与中心或者中心附近相比，器件的边缘附近抛光得更厉害的问题。由于未被均匀抛光，或者说不具有平整表面的器件中电气性质的变化，这样的器件不能正确工作或者会很快失效。
一种典型的存储器由一排纵向有效区形成，其中有效区由设置在有效区之间的基本平行的纵向沟槽分隔。这种阵列边缘上的不均匀抛光问题的一种解决方法是包括沿阵列边缘的虚假有效区，其中虚假有效区在化学上(组成方面)和空间上(几何形状方面)和预定的有效区相同。这样，非平面边缘产生于虚假有效区之上，不会影响实际的有效区。诸如非易失性存储器之类要求较高电压，并且对非平面表面导致的偏差更敏感的存储器阵列需要沿阵列每边的多达数十个的虚假有效区，从而显著减少基片上的可用有效区。
该问题的另一种解决方法是使用虚假瓦片(dummy tile)。所述虚假瓦片是瓦片形的有效区，所述瓦片形有效区被布置在阵列周围，以便减小阵列边缘的变形。和使用虚假有效区相比，使用虚假瓦片的效果较好，但是，和虚假有效区的间距相比，虚假瓦片必须离最外面的有效区间隔更远的距离。实际上，虚假瓦片通常和虚假有效区一同使用。于是，该方法没有解决不可用基片“不动产”的损失问题。从而，仍然需要一种减小阵列边缘的变形，在晶片或晶片内的小片上实现平整表面，而不会由于虚假有效区或瓦片的缘故，损失基片上的空间的方法。
下面在附图中举例说明本发明，本发明并不受此限制，附图中，相同的标记表示相似的部件，其中图1是基片的横截面示意图，所述基片中，利用在基片中蚀刻的沟槽分隔有效区；图2是沉积介电材料之后，图1的基片的横截面示意图；图3是化学机械抛光之后，图2的基片的横截面示意图；图4是包含利用沟槽分隔的纵向有效区的典型存储器件的示意顶视图；图5是典型的半导体器件或者阵列的示意顶视图。
具体实施例方式
本发明提供一种由化学机械抛光工艺，获得半导体基片中部件的均匀平整表面的改进方法，还提供其中可通过化学机械抛光平整公用电路或者公用电气性质区域的基片。就本发明的实践来说，可在不使用位于可用基片区的边缘上的大量虚假有效区的情况下，实现平整的表面，不过虚假有效区仍可用于除了沿有效区边缘补偿不均匀抛光之外的其它目的。本发明还提供包含公用电路的限定区域的半导体基片和产生所述基片的方法，在所述基片中，沿着限定区域的边缘的有效区基本上和限定区域中心的有效区在同一平面内。本发明可应用于其中可利用化学机械抛光平整不均匀表面的公用电路或公用电气性质的任意区域。例如，公开的方法可应用于包含限定区域的基片，在所述限定区域中，有效区由将填充介电材料的沟槽分隔，或者在所述限定区域上，沉积诸如金属或铝-铜之类导电材料，并蚀刻所述导电材料，从而获得限定的有效区或电路。一般来说，本发明可用于改进其中沉积一层材料，并利用化学机械抛光平整的任意不均匀平面的处理。这种实施例的例子包括(但不局限于)DRAM电路、SRAM电路、非易失性存储器电路、模拟电路和射频电路。
从而在一些实施例中，本发明可被描述成平整可用于制造半导体器件的基片的部件表面的方法，所述方法包括在半导体基片中蚀刻第一沟槽，第二沟槽和第三沟槽，其中第一沟槽和第二沟槽相邻，并且由第一有效区分隔，间距为第一距离，第二沟槽和第三沟槽相邻，并且由第二有效分隔，间距为第二距离，第一距离大于第二距离；在第一沟槽、第二沟槽、第三沟槽、第一有效区和第二有效区上形成第一绝缘层；化学/机械抛光所述绝缘层，在第一有效区上留下非平整表面和在第二有效区上留下平整表面。
如附图中尤其是如图1中所示，形成围绕要抛光区域的有效边界22。如图1中所示，大的有效边界22位于图中用被沟槽18分隔的有效区20代表的限定区域的边缘，所述限定区域包括由沟槽分隔的多个有效区。在典型的存储器阵列中，有效区20是纵向的，有效边界22在两侧以及在两端围绕有效区，从而完全封闭限定区域。但是，要明白，可以设计包括有效边界中的间隙的基片，或者可形成具有不连续边界区的基片，并且这样的基片或者加工这种基片的方法在本发明的精神和范围之内，只要这种边界保证大体上在这种基片中的限定区域的边缘的平面化学机械抛光即可。边界最好由相同的材料形成，并且高度大体上和限定区域中的有效区域相同，可为在CMP工艺中使用的衬垫提供支承，从而在阵列内形成均匀抛光。例如，在有效区被掺杂，从而获得某些电气性质的实施例中，也可按照大体相同的浓度对有效边界区掺杂。在本发明的一个实施例中，围绕并封闭整个阵列的有效边界的宽度大于阵列的各个预定有效区的宽度。例如，有效边界可比阵列内的预定有效区宽多达2倍、5倍或者甚至10倍。
如图1中所示，典型的微电子或半导体器件包括基片12，基片12通常为硅或硅绝缘体(SOI)基片12，不过在某些实施例中，也可以是砷化镓或者其它III-IV族材料。在这种器件的制造过程中，诸如氧化物衬垫层16之类的绝缘层首先被沉积在基片12的表面上，诸如一层氮化硅、富硅氮化物、氮氧化硅或者它们的组合薄膜之类的抛光阻挡层被沉积在氧化物衬垫层上。要明白在某些实施例中，诸如多晶硅之类其它材料也可被用作抛光阻挡层。沉积之后，利用光掩模对器件10刻模(pattern)，并蚀刻器件10从而形成彼此相邻并且限定有效区20的沟槽18，以及把阵列与场区分开，并且与沟槽18之一相邻的沟槽24。如图1中所示，区域22是可被刻模成完全或者基本上围绕并封闭阵列区的边界有效区。如图所示，边界有效区22的高度与阵列内的有效区相同，但是边界22较宽。在一些实施例中，有效边界区22可比单个有效区20的宽度宽10倍，在一些实施例中，可为单个有效区20宽度的2-5倍，并且在本发明的所有优选实施例中，有效边界区22的宽度都大于限定区内有效区20的宽度。虽然边界可比预定有效区宽多达10倍，但是边界仍应尽可能地窄，以便获得有益的效果。有效边界借助沟槽18和第一有效区20分离，沟槽18大体上和在阵列内的有效区之间产生的沟槽等宽。
图2图解说明了其中在器件表面上沉积沟槽填充材料(所述填充材料是绝缘层)26的后续步骤之后的器件10。沟槽填充材料26一般是诸如氧化物之类的介电材料，或者可以是未掺杂的多晶硅材料，不过最好是氧化硅。如图中所示，非均匀地沉积沟槽填充材料26，其中阵列的有效区20上的区域可突起高于沟槽18上的沟槽填充材料26。这种不均匀性使化学机械抛光步骤是必需的以在基片部件上获得平整表面。
图3图解说明了CMP步骤完成后的器件10。如图所示，在沟槽18上方和在有效区20上方，表面是平整的，并且被抛光基片的非平面边缘被限制在有效边界区22上的区域内。从而，由于有效边界22的宽度的缘故，受侵蚀的区域被限制在有效边界22上的区域内，并且如图中所示，不会扩展到具有平整表面的预定有效区20的区域中。
图4是器件10的顶视图，其中表示了完全围绕限定阵列区30的有效边界区22。如图所示，有效阵列区30包含由沟槽18分开的纵向有效区20。有效区20被沟槽18均匀隔开，并且从图中可看出，有效边界22和第一有效区20之间的沟槽以及有效边界和有效区20的两端之间的沟槽具有相同的宽度。如图4中所示，图1-3中表示了箭头处器件10的剖视图。
图5中表示了另一器件100的顶视图。图5中，有效边界区122围绕沟槽区18，沟槽区18封闭有效器件130。区域130可限定公用结构的任意电路，或者具有公用电气性能或类似行为的区域，例如存储器阵列，但是不必包括由沟槽分隔的纵向有效区。如图5中所示的优选器件可包括(但不局限于)DRAM电路、SRAM电路、非易失性存储器电路、模拟电路和射频电路。器件100也可以是芯片、晶体管、或者包含在晶片上的电路小片。
虽然利用优选实施例说明了本发明，不过要明白，本领域的技术人员可把本发明应用于需要均匀抛光，以便获得均匀平整平面的其它类型的基片或器件。例如，包括诸如层间介电基片之类基片上的铝-铜线电路的器件也可受益于围绕具有所述铝电路的器件的公用边界区。同样，铝-铜或公用材料边界应与边缘的铝-铜导线分隔和铝-铜导线的内部间距相同的距离，并且铝-铜或公用材料边界应宽于内部铝-铜导线。例如，边界可比内部铝-铜导线互连宽2倍、5倍或者甚至10倍。在本发明的实践中，诸如铝-铜之类导电材料可沉积在氧化物基片上，并被刻模和蚀刻，从而获得铝-铜导线电路。随后，可在铝-铜电路上沉积氧化物层，并抛光所述氧化物层，从而获得平整平面。
在本发明的优选实施例的一个具体例子中，典型的存储器阵列被制备，其包含由0.63微米分隔的大小为0.21微米的有效线路。该阵列被2.1微米的有效边界围绕。对该阵列进行化学机械抛光，样本横截面分析显示从阵列边界到第一预定有效区只存在2纳米的氧化物构形差异，从第一预定有效区到接近阵列中心的第200个预定有效区不存在进一步的的差异。对这种结构来说，可以需要虚假有效线路，也可不需要虚假有效线路，但是在任何情况下，对于在阵列边缘获得均匀的电气性质的常规目的来说，可以不需要所述虚拟有效线路。
技术人员会认识到出于简单清楚的目的，图解说明了附图中的部件，不过并不是一定按照比例绘制了附图中的部件。例如，为了帮助理解本发明的实施例，相对于其它部件，夸大了附图中一些部件的尺寸。
在前面的说明中，参考具体实施例描述了本发明。但是，本领域的普通技术人员会认识到，在不脱离如下面在权利要求中陈述的本发明的范围的情况下，可做出各种修改和变化。因此，说明书和附图应被理解为对本发明的举例说明，而不是对本发明的限制，所有这种修改包含在本发明的范围之内。
上面参考具体实施例说明了益处、其它优点和问题的解决方法。但是，这些益处、优点、问题的解决方法以及可导致产生或使之便得变明确的任意益处、优点或解决方法的任意要素不应被理解成任意或所有权利要求的关键的、必需的或者基本的特征。这里使用的术语“包含”(或类似用语)意图覆盖非排它的内含物，例如包含一系列要素的工艺、方法、物品或者设备，其并不仅仅包含这些要素，还包括这些工艺、方法、物品或设备的没有特意列举的或者固有的其它要素。
权利要求
1.一种平整可用于制造半导体器件的基片的部件表面的方法，所述方法包括下述步骤在半导体基片中蚀刻第一沟槽，第二沟槽和第三沟槽，其中第一沟槽和第二沟槽相邻，并且由第一有效区分隔，间距为第一距离，第二沟槽和第三沟槽相邻，并且由第二有效分隔，间距为第二距离，第一距离大于第二距离；在第一沟槽、第二沟槽、第三沟槽、第一有效区和第二有效区上形成第一绝缘层；化学/机械抛光所述绝缘层，在第一有效区上留下非平整表面和在第二有效区上留下平整表面。
2.按照权利要求1所述的方法，还包括在形成第一、第二和第三沟槽之前，在半导体基片上形成一层第一材料。
3.按照权利要求2所述的方法，其中第一材料包括氮化硅、富硅氮化物、氮氧化硅或者它们的组合薄膜。
4.按照权利要求2所述的方法，其中第一距离大于2倍第二距离。
5.一种平整可用于制造半导体器件的基片的部件表面的方法，所述方法包括下述步骤限定用于形成公用结构的电路的区域；蚀刻大体上围绕该区域的第一沟槽，蚀刻与第一沟槽间隔一定距离的第二沟槽从而在其间形成有效边界，和蚀刻该区域中宽度大体相同的多个沟槽从而形成尺寸大体相同的有效区；在第一沟槽、第二沟槽、多个沟槽、多个有效区和有效边界上形成第一绝缘层；化学/机械抛光第一绝缘层。
6.按照权利要求5所述的方法，还包括在第一沟槽、第二沟槽、多个沟槽、有效边界和有效区上形成一层第一材料。
7.按照权利要求6所述的方法，其中第一材料包括绝缘体。
8.按照权利要求7所述的方法，其中第一材料包括氮化硅、富硅氮化物、氮氧化硅或者它们的组合薄膜。
9.按照权利要求8所述的方法，其中公用结构的电路是存储器阵列。
10.一种平整可用于制造半导体器件的基片的表面的方法，所述方法包括在基片中限定公用电路结构区；在基片上形成一层第一材料；蚀穿基本上围绕所述结构区的第一区中的第一材料，蚀穿与第一区间隔一定距离的第二区中的第一材料，从而在其间形成第一材料的匹配边界，以及蚀穿该结构区中宽度大体相同的多个区域中的第一材料，从而留下尺寸大体相同的多个的升高区域；在第一区域、第二区域、所述多个区域、所述多个升高区域和匹配边界上形成一层第二材料；化学/机械抛光所述一层第二材料。
11.按照权利要求10所述的方法，其中第一材料包括铝-铜。
12.按照权利要求10所述的方法，其中第一材料包括一层氧化硅和一层氮化硅。
13.按照权利要求12所述的方法，其中第二材料包括绝缘体。
14.按照权利要求13所述的方法，其中第二材料包括氧化硅。
15.按照权利要求14所述的方法，还包括在要导电的匹配边界中对基片进行掺杂。
16.按照权利要求10所述的方法，其中匹配边界的宽度为第一距离，所述多个区域间隔第二距离，第一距离大于第二距离。
17.按照权利要求16所述的方法，其中第一距离约比第二距离大10倍。
18.按照权利要求16所述的方法，其中第一距离足以确保化学/机械抛光步骤在所述结构区上留下平整的表面。
19.按照权利要求10所述的方法，其中公用电路结构包括存储器阵列。
20.一种基片中的半导体结构，包括基片上的区域；大体上围绕所述区域的第一沟槽；第二沟槽，其中第一沟槽和第二沟槽相邻，并且由第一有效区分隔，间距为第一距离；和半导体基片中该区域中的多个沟槽，所述多个沟槽由相同的第二距离分隔；其中第一距离大于第二距离。
21.按照权利要求20所述的半导体结构，还包括第一、第二和所述多个沟槽中的绝缘材料。
22.按照权利要求20所述的半导体结构，还包括该结构区中的电路，其中所述电路是非易失性存储器阵列。
23.按照权利要求20所述的半导体结构，还包括该结构区中的电路，其中所述电路选自SRAM、DRAM、非易失性存储器阵列、模拟电路和射频电路。
24.一种基片中的半导体结构，包括基片中的公用电路结构区；第一宽度的第一低凹区和第二宽度的第一升高区的多个区域；大体上围绕所述结构区的第一宽度的第二低凹区域；与第二低凹区域相邻，并且具有第三宽度的第二升高区域，其中第三宽度大于第二宽度。
25.按照权利要求24所述的半导体结构，还包括该结构区中的电路，其中所述电路是非易失性存储器阵列。
26.按照权利要求24所述的半导体结构，还包括该结构区中的电路，其中所述电路选自SRAM、DRAM、非易失性存储器阵列、模拟电路和射频电路。
27.按照权利要求24所述的半导体结构，其中第一和第二升高区域包括铝-铜。
28.按照权利要求24所述的半导体结构，其中第一和第二升高区域包括一层氧化硅和一层氮化硅。
全文摘要
利用化学机械抛光获得均匀平整表面的方法包括利用有效材料的边界(22)围绕要抛光的有效区(20)或阵列，使得边界(22)比阵列内的单个有效区(20)宽，并且最好与最外面的有效区(20)间隔和阵列内有效区(20)间的距离相等的距离。
文档编号H01L21/3105GK1552093SQ01815204
公开日2004年12月1日 申请日期2001年8月31日 优先权日2000年9月5日
发明者罗纳·P·赛恩, 保罗·A·英格索尔, A 英格索尔, 罗纳 P 赛恩 申请人:自由度半导体公司