专利名称：定义氧化硅/氮化硅/氧化硅介电层的方法
技术领域：
本发明涉及一种半导体制造流程，特别是有关于一种定义氧化硅/氮化硅/氧化硅(oxide/nitride/oxide，ONO)介电层的方法，以防止在后续的清洗程序中损害ONO介电层而降低有效氧化层厚度(effective oxide thickness，EOT)。
背景技术：
传统上，堆栈闸极式(stacked gate)闪存通常使用氧化硅/氮化硅/氧化硅(oxide/nitride/oxide，ONO)多层结构作为闸极层间介电层(intergate dielectric)。不幸地，在利用光阻层作为罩幕来图案化ONO多层结构以形成闸极层间介电层时，会在闸极层间介电层的侧壁产生由聚合物所构成的围篱(fence)残留物，对于后续制作控制闸极时有不良的影响。举例而言，由于控制闸极的材质通常为复晶硅，在图案化复晶硅层时，会产生复晶硅残留物并附着于围篱残留物，其容易在浮置闸极与控制闸极间造成短路，致使组件出产合格率(yield)降低。
以下配合图1A到图1D说明传统上堆栈闸极式闪存中定义闸极层间介电层的方法。首先，如图1A所示，提供一硅基底100，接着，在基底100上沉积形成一薄氧化硅层102以作为穿隧氧化层(tunnel oxide)。接下来，在氧化硅层102上形成一由复晶硅所构成的浮置闸极104。然后，在基底100及浮置闸极104表面顺应性形成一ONO多层结构106。此处，为简化图形，仅以一单层表示。接着，在ONO多层结构106上覆盖一光阻层108。
接下来，如图1B所示，由微影程序在ONO多层结构106上方形成一光阻图案层108a，以覆盖浮置闸极104上方的ONO多层结构106。
接下来，如图1C所示，以光阻图案层108a作为幕罩来干蚀刻未被覆盖的ONO多层结构106以在浮置闸极104上方定义出由ONO多层结构106所构成的闸极层间介电层106a。然而，由于干蚀刻的反应气体中含有碳、氢，而容易在闸极层间介电层106a及浮置闸极104侧壁产生围篱残留物110。
最后，如图1D所示，解决上述的问题，在去除光阻图案层108之后，以氢氟酸(HF)及氨水-过氧化氢混合溶液(NH4OH/H2O2/H2O，SCl)来清洗基底100，以去除围篱残留物110。如此一来虽可减低围篱残留物110对后续工序造成不良影响的机会，然而，闸极层间介电层106a顶部的氧化硅会因此遭受到蚀刻而受损，导致有效氧化层厚度降低，如标号106b所示。
过去的半导体存储元件所使用的介电层厚度较厚，此问题还可忍受。然而，随着组件尺寸缩小化及操作电压降低，介电层厚度大幅地缩小，有效氧化层厚度降低将造成电特性不良，也即组件可靠性会下降。由于，ONO材料是一半导体中的介电层材料，因此有必要对此问题寻求解决之道。
发明内容
有鉴于此，本发明的目的在于提供一种定义氧化硅/氮化硅/氧化硅(ONO)介电层的方法，能有效防止在清洗工序期间受到蚀刻而降低有效氧化层厚度。
本发明的另一目的是提供一种定义氧化硅/氮化硅/氧化硅(ONO)介电层的方法，适用于堆栈式闪存，能够防止ONO闸极介电层受到蚀刻并维持有效氧化层厚度。
根据上述的目的，本发明提供了一种定义氧化硅/氮化硅/氧化硅(ONO)介电层的方法。首先，在一基底上依序形成一第一氧化硅层、一氮化硅层及一第二氧化硅层以构成一介电层。之后，在介电层上形成一作为保护层的硅层。接着，在硅层上形成一光阻图案层，并以光阻图案层为罩幕进行蚀刻至露出基底表面。最后，在去除该光阻图案层之后，由氢氟酸溶液及氨水-过氧化氢溶液来清洗基底，以去除进行蚀刻时所产生的侧壁围篱残留物。
再者，上述硅层由复晶硅及非晶质硅的任一种且厚度在100～500埃的范围。
本发明还提供了一种定义氧化硅/氮化硅/氧化硅(ONO)介电层的方法适用于一堆栈闸极式闪存单元。首先，提供具有一阵列区及一逻辑区的一基底。接着，在阵列区的基底上形成一第一复晶硅图案层作为一浮置闸极，且其与基底绝缘。然后在浮置闸极及阵列区的基底上依序顺应性形成一第一氧化硅层、一氮化硅层、及一硅层。接着，在硅层上形成一光阻图案层，并以光阻图案层为罩幕来进行蚀刻至露出基底表面。接着，在去除光阻图案层之后，由热氧化法氧化硅层及逻辑区的基底表面，以在浮置闸极上形成一氧化硅/氮化硅/氧化硅(ONO)闸极层间介电层及在该逻辑区上形成一闸极介电层。接着，在闸极层间介电层与闸极介电层上形成一第二复晶硅图案层，以作为闸极层间介电层上的一控制闸极与闸极介电层上的一闸极。最后，由氢氟酸溶液及氨水-过氧化氢溶液来清洗基底，以去除进行蚀刻时所产生的侧壁围篱残留物。其中，上述方法还包括在氮化硅层及硅层之间形成一厚度在20埃以下第二氧化硅层。
再者，上述硅层是复晶硅及非晶质硅的任一种且厚度在20～40埃的范围。
本实用新型的有益效果是，由于有一复晶硅层保护ONO介电层，可以防止在清洗期间受到蚀刻而降低有效氧化层厚度；而在用于堆栈式闪存的定义氧化硅/氮化硅/氧化硅(ONO)介电层的方法，借助一复晶硅薄层保护ONO闸极介电层，并借助形成逻辑区的闸极氧化层期间，同时氧化此复晶硅保护薄层，以防止ONO闸极介电层受到蚀刻并维持有效的氧化层厚度。
下面结合附图和具体实施方式
对本发明作进一步说明。
图1A到图1D显示出传统上在堆栈闸极式闪存单元中定义闸极层间介电层的方法剖面示意图；图2A到图2D图显示出根据本发明第一实施例在一基底上定义氧化硅/氮化硅/氧化硅介电层的方法剖面示意图；图3A到图3G显示出根据本发明第二实施例在堆栈闸极式闪存单元中定义闸极层间介电层的方法剖面示意图。
具体实施例方式
以下配合图2A到图2D说明本发明第一实施例在一基底上定义氧化硅/氮化硅/氧化硅(ONO)介电层的方法。首先，请参照图2A，提供一基底200，例如一半导体硅基底，其上方可以形成任何所需的半导体组件，例如MOS晶体管、电阻、逻辑组件等，不过此处为了简化图形，仅以平整的基板200表示。接着，利用传统的沉积技术，例如CVD，在基底200上依序形成一氧化硅层204、一氮化硅层206及一氧化硅层208以构成一ONO介电层209。
在本实施例中，氧化硅层204及208可为利用CVD所形成的高温氧化硅(high temperature oxide，HTO)。其中，氧化硅层204的厚度在40～150埃()的范围，而另一氧化硅层208的厚度则在40～90埃的范围。再者，氮化硅层206可利用低压化学气相沉积法(LPCVD)，并以二氯硅烷(SiCl2H2)与氨气(NH3)为反应原料沉积而成。其厚度约在40～90埃的范围。
之后，在ONO介电层209上形成一硅层210，以作为一保护层。其目的将在本文稍后说明。在本实施例中，硅层210可为复晶硅或非晶质硅，并由CVD或其它方法，使用适当的含硅原料沉积形成。其中较佳者，是利用LPCVD，以硅烷(SiH4)作为原料沉积而成，其中硅层210的厚度在100～500埃的范围。接着，在硅层210上涂覆一光阻层212，用以定义图案。
接下来，请参照图2B，利用现有的微影技术在硅层210上形成一光阻图案层212a，而覆盖住部分的硅层210。
之后，请参照图2C，以光阻图案层212a作为罩幕，去除未被光阻图案层212a覆盖的硅层210及其下方的ONO介电层209至露出基底200表面。去除的方式可使用干蚀刻或湿蚀刻，而较佳为干蚀刻。如先前所述，由于干蚀刻中的反应气体含有碳、氢，因此容易在蚀刻过程，在硅层210及ONO介电层209侧壁产生由聚合物所构成的围篱残留物214。
最后，如图2D所示，由适当的蚀刻溶液或进行灰化(ashing)处理，以去光阻图案层212a。之后，对基底200进行清洗，以去除进行蚀刻时所产生的侧壁围篱残留物214。其中，可由氢氟酸溶液及氨水-过氧化氢溶液作为清洗剂来去除侧壁围篱残留物214。不同于现有技术，此处的ONO介电层209上形成有硅层210。因此，在清洗过程中，介电层209可受到硅层210保护而不会被蚀刻。即，ONO介电层209的厚度(即所谓的有效氧化层厚度)不会减少，对于后续的工序应用而言，可确保其绝缘效果及组件的电特性进而提升组件可靠度及合格率。
以下配合图3A至图3G说明本发明第二实施例定义氧化硅/氮化硅/氧化硅(ONO)介电层的方法，适用于一堆栈闸极式闪存单元中定义闸极层间介电层。本实施例中，与第一实施例相同的部件使用相同的标号。
首先，请参照图3A，提供一基底200，例如一半导体硅基底，基底200具有一阵列区A及一逻辑区L。本技术领域的技术人员可知，阵列区A用以制作存储组件，例如闪存单元，而逻辑区L则用以制作外围电路组件，例如MOS晶体管。接着，利用传统的沉积技术在阵列区A的基底200上形成一薄氧化硅层202，以作为一穿隧氧化硅层。此处，薄氧化硅层202可由热氧化法在750～950℃下形成。此外，还可以常用的常压化学气相沉积法(APCVD)或LPCVD在400～800℃下沉积而成，其厚度约在70～100埃的范围。
接着，使用现有的沉积技术，例如使用CVD，在基底200上方形成一复晶硅层(未示出)，并由现有的微影蚀刻程序而在阵列区A的基底200上方形成一复晶硅图案层203，以作为一浮置闸极，其厚度在1000～4000埃的范围，且其由氧化硅层202与基底200绝缘。
接下来，请参照图3B，利用现有的沉积技术，在浮置闸极203及阵列区A的基底200上依序顺应性形成一氧化硅层204、一氮化硅层206及一薄硅层210。在本实施例中，氧化硅层204可为高温氧化硅，其厚度在40～150埃的范围。再者，氮化硅层206可利用LPCVD，并以二氯硅烷与氨气为反应原料沉积而成，其厚度约在40～90埃的范围。再者，硅层210可为复晶硅或非晶质硅，并由CVD或其它方法，使用适当的含硅原料沉积形成。其中较佳者，是利用LPCVD，并以硅烷作为原料沉积而成，其中不同于第一实施例的地方在于硅层210的厚度在20～40埃的范围，其约为氧化硅层204或氮化硅层206的一半。
另外，此处须注意的是，可在氮化硅层206及硅层210之间选择性形成一氧化硅层208。其材质及形成方式与氧化硅层204相同，在此省略其说明。但此氧化硅层208的厚度约在20埃以下。其目的将在本文稍后说明。之后，在阵列区A的硅层210上及逻辑区L的基底200上涂覆一光阻层212，作为后续工序中定义图案用。
接下来，请参照图3C，由现有微影程序形成一光阻图案层212a，以覆盖浮置闸极203上方的硅层210及逻辑区L的基底200。
接下来，请参照图3D，以光阻图案层212a为罩幕，去除未被光阻图案层212a覆盖的硅层210及其下方的氧化硅层208、氮化硅层206及氧化硅层204至露出覆盖有薄氧化硅层202的基底200表面。去除的方式可使用干蚀刻或湿蚀刻，而较佳为干蚀刻。如先前所述，在干蚀刻过程，会在硅层210侧壁处产生围篱残留物214。
接下来，请参照图3E，由适当的蚀刻溶液或进行灰化处理，以去光阻图案层212a。之后，对基底200进行清洗，以去除进行蚀刻时所产生的侧壁围篱残留物214。其中，同样可由氢氟酸溶液及氨水一过氧化氢溶液作为清洗剂。如同第一实施例所述，可由硅层210保护氧化硅层208而免于遭受蚀刻。
之后，不同于第一实施例，为了在逻辑区L制作闸极介电层，可使用热氧化法，在750～950℃下同时氧化硅层210及逻辑区L的基底200表面。如此一来，可在浮置闸极203上形成一ONO闸极层间介电层211及在逻辑区L上形成一闸极介电层216。在本实施例中，ONO闸极层间介电层211的顶部氧化硅由氧化硅层208及氧化后的硅层210a所构成。因此，之前在沉积氧化硅层208及硅层210时，两者厚度均不能过厚且氧化硅层208厚度约为氧化硅层204或氮化硅层206的一半以下，以维持ONO闸极层间介电层211所需的厚度(即不增加有效氧化层的厚度)。另一方面，在没有沉积氧化硅层208的情形下，氧化后的硅层210a可完全供作ONO闸极层间介电层211的顶部氧化硅。如此一来，具有简化工序的优点。
接下来，请参照图3F，使用现有的沉积技术，例如使用CVD，在根据图3E的基底上方形成一复晶硅层218，其厚度在1000～4000埃的范围。
最后，请参照图3G，由现有的微影蚀刻程序而在闸极层间介电层211与闸极介电层216上形成一复晶硅图案层，以作为闸极层间介电层211上的一控制闸极218a与闸极介电层216上的一闸极218b。由于后续形成其它的堆栈闪存部件，例如制作源/汲极区、源极线及位元线等工序，与现有技术相同且可由本技术领域人员实现，其并非本发明的重点，在此省略其说明而不加以赘述。
虽然本发明已以较佳实施例揭露如上，但是并非用以限定本发明，本技术领域的普通技术人员，在不脱离本发明的精神和范围内，作出的等效变换，均包含在本发明的专利范围内。
权利要求
1.一种定义氧化硅/氮化硅/氧化硅介电层的方法，其特征在于，包括下列步骤提供一基底；在该基底上依序形成一第一氧化硅层、一氮化硅层及一第二氧化硅层以构成一介电层；在该介电层上形成一硅层；在该硅层上形成一光阻图案层；以该光阻图案层为罩幕进行蚀刻至露出该基底表面。去除该光阻图案层；以及利用该硅层作为一保护层来清洗该基底，以去除进行蚀刻时所产生的侧壁围篱残留物。
2.如权利要求1所述的定义氧化硅/氮化硅/氧化硅介电层的方法，其特征在于，由氧氟酸溶液及氨水-过氧化氧溶液来去除该侧壁围篱残留物。
3.如权利要求1所述的定义氧化硅/氮化硅/氧化硅介电层的方法，其特征在于，该硅层的厚度在100～500埃的范围。
4.如权利要求1所述的定义氧化硅/氮化硅/氧化硅介电层的方法，其特征在于，该硅层是复晶硅和非晶质硅的任一种。
5.一种定义氧化硅/氮化硅/氧化硅介电层的方法，适用于一堆栈闸极式闪存单元，其特征在于，包括下列步骤提供一基底，该基底具有一阵列区及一逻辑区；在该阵列区的基底上方形成一第一复晶硅图案层以作为一浮置闸极，且其与该基底绝缘；在该浮置闸极及该阵列区的基底上依序形成一第一氧化硅层、一氮化硅层及一硅层；在该硅层上形成一光阻图案层；以该光阻图案层为罩幕来进行蚀刻至露出该基底表面；去除该光阻图案层；氧化该硅层及该逻辑区的基底表面，以在该浮置闸极上形成一氧化硅/氮化硅/氧化硅闸极层间介电层及在该逻辑区上形成一闸极介电层；以及在该闸极层间介电层及该闸极介电层上形成一第二复晶硅图案层，以作为该闸极层间介电层上的一控制闸极及该闸极介电层上的一闸极。
6.如权利要求5所述的定义氧化硅/氮化硅/氧化硅介电层的方法，其特征在于，还包括在该氮化硅层及该硅层之间形成一第二氧化硅层。
7.如权利要求6所述的定义氧化硅/氮化硅/氧化硅介电层的方法，其特征在于，该第二氧化硅层的厚度在20埃以下。
8.如权利要求7所述的定义氧化硅/氮化硅/氧化硅介电层的方法，其特征在于，该硅层厚度在20～40埃的范围。
9.如权利要求5所述的定义氧化硅/氮化硅/氧化硅介电层的方法，其特征在于，在去除光阻图案层之后还包括一清洗该基底的步骤，以去除蚀刻时所产生的侧壁围篱残留物。
10.如权利要求9所述的定义氧化硅/氮化硅/氧化硅介电层的方法，其特征在于，由氢氟酸溶液及氨水-过氧化氢溶液来去除该侧壁围篱残留物。
11.如权利要求5所述的定义氧化硅/氮化硅/氧化硅介电层的方法，其特征在于，该硅层的厚度在20～40埃的范围。
12.如权利要求5所述的定义氧化硅/氮化硅/氧化硅介电层方法，其特征在于，该硅层是复晶硅及非晶质硅的任一种。
13.如权利要求5所述的定义氧化硅/氮化硅/氧化硅介电层的方法，其特征在于，由热氧化法来氧化该硅层及该逻辑区的基底表面。
全文摘要
本发明公开了一种半导体制造流程中定义氧化硅/氮化硅/氧化硅(ONO)介电层的方法，首先，提供一基底，接着，在基底上依序形成一第一氧化硅层、一氮化硅层及一第二氧化硅层以构成一介电层；之后，在介电层上形成一作为保护层的硅层；接着，在硅层上形成一光阻图案层，以作为罩幕来进行蚀刻至露出基底表面；最后，在去除该光阻图案层之后，由氢氟酸溶液及氨水－过氧化氢溶液来清洗基底，以去除进行蚀刻时所产生的侧壁围篱残留物；由于有一硅层保护ONO介电层，可以防止在清洗期间受到蚀刻而降低有效氧化层厚度。
文档编号H01L21/314GK1485890SQ0214289
公开日2004年3月31日 申请日期2002年9月23日 优先权日2002年9月23日
发明者施学浩, 陈光钊 申请人:旺宏电子股份有限公司