专利名称：根据集成电路的温度变化实施的操作控制的制作方法
技术领域：
本发明涉及根据集成电路的温度变化进行的操作控制。
背景技术：
作为半导体存储装置，可使用DRAM和SRAM。众所周知，DRAM与SRAM相比价格低且容量大，但需要更新操作，另一方面，SRAM则不需要更新操作，且使用简单，但与DRAM相比，价格高且容量小。
作为具备DRAM和SRAM双方优点的半导体存储装置，众所周知是模拟SRAM(叫做VSRAM或PSRAM)。模拟SRAM与DRAM同样，具有包括动态存储单元的存储单元，和在内部进行更新操作的内置更新控制单元。因此，与模拟SRAM连接的外部设备(例如CPU)并不感觉到更新操作，就可以在模拟SRAM中进行存取(数据的读出和写入)。
近年来随着手提电话的普及，手提电话也配置了半导体存储装置。
发明内容
作为手提电话所配置的半导体存储装置，以下所述问题可利用高价的SRAM来解决。即，作为手提电话所配置的半导体存储装置，希望耗电量低及待机时电流消耗小，但是，在一般情况下，DRAM和利用更新操作的模拟SRAM的电流消耗与SRAM相比高出10倍以上，所以在手提电话上并不希望配置DRAM和模拟SRAM，也就是说，以往手提电话使用的是高价SRAM，另一方面，SRAM是高价的，而且模拟SRAM具有与SRAM同等的低电流消耗，因此希望使用低价的模拟SRAM。
本发明的目的是为了解决上述问题，在模拟SRAM之类的半导体存储装置中，提供实现与SRAM同等的低电流消耗的技术。
为了解决上述问题，本发明所涉及的半导体存储装置特征为，包括具有动态存储单元的存储单元；具有用于决定所述存储单元的更新操作实施同步信号且产生更新同步信号的更新定时器，并至少按照更新同步信号，在所述存储单元中，实施更新操作的更新控制单元；与所述存储单元在同一衬底上形成的pn接合区域中，包括设定在截止状态的特定的pn接合区域，具有在特定pn接合区域输出漏电流的温度检测元件，并根据由温度检测元件输出的漏电流，检测半导体存储装置温度变化的温度检测单元；以及根据温度检测单元的检测结果，控制更新同步信号产生周期的温度特性控制单元。
存储单元的更新周期，可以由存储单元的数据保存时间来决定。其数据的保存时间根据存储单元的温度(严格的来说，存储单元所含的晶体管的pn接合区域(pn接合部分)中结点的温度)变化，半导体存储装置的温度如果高，则数据保存时间就短，反之，如果温度低，则时间就长。
本发明所涉及的半导体存储装置，其中，从温度检测元件输出的漏电流，由于根据半导体存储装置的温度而变化，所以，可以调整半导体存储的更新周期。如果更新周期长，更新的次数就相对减少，所以更新中消耗的电流也会减少。也就是说，根据半导体存储装置的温度变化及利用控制更新周期，就可以控制更新中的电流消耗。其结果，可以实现与SRAM同等的低电流消耗。另外，所谓“半导体存储装置的温度”就是存储单元及温度检测元件的pn接合区域(pn接合部分)中结点的温度或者说是半导体存储装置的环境温度。
优选的是，半导体存储装置中温度检测单元，具有不同漏电流的多个温度检测元件，根据所选择的一个温度检测元件的输出，检测半导体存储装置的温度变化。
所述构成可以控制温度检测元件的偏差。
作为特定的pn接合区域，可以使用设定在截止状态的动态元件。
例如，作为动态元件可以使用晶体管或二极管。
本发明涉及的集成电路其特征在于，包括一个特定电路；与该特定电路在同一衬底上形成的pn接合区域中，包括设定在截止状态的特定的pn接合区域，具有输出流动在特定的pn接合区域的漏电流的温度检测元件，并根据由温度检测元件输出的漏电流，检测集成电路温度变化的温度检测单元；以及根据温度检测单元的检测结果，控制特定电路的特定的操作特性的温度特性控制单元。
根据本发明的集成电路，其中，由温度检测元件输出的漏电流是根据集成电路的温度而变化的，由此可以控制特定电路的特定操作的特性。另外，所谓“集成电路的温度”是指特定电路及温度检测元件中所含的pn接合区域中结点的温度，或者是指集成电路的环境温度。
优选的是，集成电路中，温度检测单元具有用于检测不同漏电流的多个温度检测元件，根据所选择的一个温度检测元件的输出，检测集成电路的温度变化。
所述构成可以控制温度检测元件的偏差。
作为特定的pn接合区域，可以使用设定在截止状态的动态元件。
例如，作为动态元件可以使用晶体管或二极管。
该集成电路中的特定电路是振荡电路。
温度特性控制单元，根据温度检测单元的检测结果，可以控制振荡电路的振荡周期。
另外，该特定电路是延迟电路。
温度特性控制单元，根据温度检测单元的检测结果，也可以控制延迟电路的延迟量。
如果根据这种构成，根据集成电路的温度变化，可以调整振荡电路的振荡周期及延迟电路的延迟量。
本发明涉及的检测集成电路温度变化的温度检测元件，其特征在于，集成电路所形成的半导体衬底上的pn接合区域中，具有设定在截止状态的特定的pn接合区域，随集成电路内的温度变化而变化并输出流动在特定的pn接合区域的漏电流。
利用本发明的温度检测元件可以检测集成电路的温度变化。
本发明的优点在于可以应用于以下各个方面。例如，用具有半导体存储装置、半导体存储装置的控制方法、半导体存储装置的电子仪器及具有集成电路、集成电路的控制方法、集成电路的电子仪器等。
所述本发明的“半导体衬底”不仅包括硅(Si)衬底，也包括SOI(Silicon on insulator)衬底及半导体领域形成的玻璃衬底等的绝缘衬底。
附图简要说明
图1示出了根据本发明实施例的存储器芯片300的端子构成示意图。
图2示出了根据芯片选择信号#CS和低耗信号ZZ的信号强度，存储器芯片300操作状态的区分示意图。
图3示出了存储器芯片300操作概要的同步图表。
图4示出了存储器芯片300内部构成的框图。
图5示出了如图4所示的更新定时器70实施例的流程图。
图6示出了可变周期振荡单元72的内部构成实施例的简要电路图。
图7示出了振荡周期控制单元74的内部构成实施例的电路图。
图8示出了第一开关电路SW0的实施例示意图。
图9示出了使用环境温度Ta在-20℃～85℃的范围内数据保存时间tch实施例的示意图。
图10示出了如图9所示的本实施例的更新周期trf的消耗电流Irf的示意图。
图11示出了应用根据本发明的半导体存储装置的电子仪器的实施例，手提电话的侧视图。
图12示出了如图11所示的手提电话600的电路框图。
具体实施例方式
以下根据实施例对本发明的实施方式进行说明。
A.存储器芯片的端子构成与操作状态概要；B.存储器芯片的内部构成；C.更新定时器的内部构成；C1.可变周期振荡单元；C2.振荡周期控制单元；C3.更新周期的控制；D.电子仪器的应用实例；E.其他。
A.存储器芯片的端子构成与操作状态概要作为本发明的实施例，图1示出了存储器芯片300的端子构成示意图。存储器芯片300具有以下端子A0～A19地址输入端子(20个)，#CS芯片选择输入端子，ZZ低耗输入端子，#WE允许写入输入端子，#OE允许输出输入端子，#LB低信息组信号输入端子，#UB高信息组信号输入端子，IO0～IO15输入输出数据端子(16个)。
以下说明中端子名和信号名使用相同的符号。端子名(信号名)前面带有#的意味着是负逻辑。地址输入端子A0～A19与输入输出数据端子IO0～IO15分别设置为多个，如图1的简单描述所示。
该存储器芯片300采用通常非同期型SRAM相同的顺序，其构成为可以选择的模拟SRAM(VSRAM)。但是与SRAM不同，由于可以使用动态存储单元，所以在所定期限内不需要更新。也就是说，存储器芯片300中内置包括更新定时器70的更新控制单元。本说明书中将外部设备(控制设备)的数据读出与写入的操作叫做“外部选择”，将内置的更新控制单元的更新操作叫做“内部更新”或只叫做“更新”。
存储器芯片300中，设置有用于检测输入地址A0～A19之一进行一位以上变化的地址转移检测电路110。然后，存储器芯片300内的电路根据地址转移检测电路110供给的地址转移信号进行操作。例如，外部选择和内部更新的调整，可以根据地址转移信号进行。以下说明中，将地址转移检测电路110叫做“ATD电路”；将地址转移信号叫做“ATD信号”。
图1所示的芯片选择信号#CS和低耗信号ZZ是用于控制存储器芯片300操作状态的信号。图2是按照芯片选择信号#CS和低耗信号ZZ的信号强度，表示存储器芯片300操作状态区分的示意图。本说明书中，“H强度”表示2个信号值的2个强度中的强度“1”；“L强度”则表示强度“0”。
芯片选择信号#CS是L强度(有效的)、低耗信号ZZ是H强度时，为提前/记录运行周期(以下叫做“运行周期”或“提前/记录周期”)。运行周期中可以实施外部选择，在适当时机可实施内部更新。
芯片选择信号#CS和低耗信号ZZ同时为H强度时，为备用周期。在备用周期时禁止实行外部选择，这时所有的代码为非活性状态。但是，进行内部更新时，用更新的地址可以将指定的代码激活。
如果芯片选择信号#CS在H强度(无效的)而低耗信号ZZ为L强度时。存储器芯片300向低耗状态(也叫做“能量降低状态”)变化。在低耗状态，除了更新操作所需的电路以外，其他都处于停止状态。由于低耗状态时存储器内数据处于备用状态，所以消耗的电力极少。
更新操作在运行周期和备用周期中，可以以第一更新模式实施；在低耗状态下也可以第二更新模式实施。第一更新模式中，更新定时器70产生更新同步信号后，与ATD信号同步开始更新操作。另一方面，第二更新模式中，更新定时器70一旦产生更新同步信号，马上开始更新操作。用第二更新模式的更新操作，由于与ATD信号非同步进行，所以不需要地址A0～A19的输入。如此说来，该存储器芯片300按照分别适宜三种操作状态的更新模式进行更新。这两种模式的更新操作后面有详细说明。
图1所示的地址A0～A19是20位。指定1兆位的地址。并且，输入输出数据IO0～IO15是一个代码部分16位的数据。即，地址A0～A19的一个值为16位(1个代码)，一次可以输入输出IO0～IO15位的数据。
在运行周期中，允许写入信号#WE为L强度时，为记录周期；如果其为H强度时为提前周期。并且，输出信号#OE为L强度时，可以由输入输出数据端子IO1～IO15输出。低信息组信号#LB和高信息组输入信号#UB是用于1个代码(16位)的低信息和高信息之一的关于一个信息的读出和写入的控制信号。例如，将低信息组信号#LB设定为L强度，高信息组信号#UB设定为H强度，则只进行1个代码的低信息8位的读出和写入。图1中省略了电源端子。
图3是存储器芯片300的操作概要的同步图表。图2所示的三种操作状态(运行、备用、低耗)中无论是哪个，根据芯片选择信号#CS和低耗信号ZZ的变化，都可以随时判断。图3最初的三个周期是运行周期。运行周期中根据写入信号#WE的强度，可以读出(提前周期)和写入(记录周期)。另外，ATD信号的最短周期Tc(即，地址A0～A19)变化的最短周期)相当于该存储器芯片300的循环时间(也叫做循环周期)。循环时间Tc可以设定为例如在大约50ns至100ns范围内。
在图3所示的第四个周期中，由于芯片选择信号#CS变为H强度，所以可以开始备用周期。第五个周期中，由于低耗信号ZZ下降到L强度，所以存储器芯片300为低耗状态。另外，如图3(a)所示地址A0～A19不变化时，不生成ATD信号。
B.存储器芯片的内部构成图4是存储器芯片300内部构成的框图。该存储器芯片300包括数据输入输出缓冲存储器10、存储单元20、及地址缓冲存储器60。
存储单元20可分为四个区组20A～20D。第一个区组20A包括存储单元的次数组22A、行解调器24A、和列解调器26A、及栅极28A。其他区组20B～20D也同样。由于各区组20A～20D的构成基本相同，所以下面主要对第一区组20A及有关的电路进行说明。
第一区组20A的构成与典型的DRAM存储单元相同。即，次数组22A是晶体管/电容器型的多个存储单元排列而成的阵列。代码线和位对线(也叫做数据对线)与各存储单元连接。在按照供给的地址选择次数组22A中的多个代码线之一后激活包括行驱动器的行解调器24A。列解调器26A包括列驱动器，按照列供给的地址同时选择次数组22A中的多个位对线中的一个代码(16位)部分的位对线。栅极28A包括读出电路和写入电路，可以进行数据输入输出缓冲存储器10和次数组22A之间的数据读取。另外，区组20A中也可以设置没有图示的预充电电路和读出放大器等。
地址缓冲存储器60将外部设备赋予的20位地址A0～A19供给其他内部电路。最低的2位地址A0～A1用于选择四个区组20A～20D中的其中一个区组。并且，作为列地址，与区组地址A0～A1相比，可以使用中间的6位地址A2～A7，作为行地址可以使用最高位的12位地址A8～A19。因此，根据区组地址A0～A1可选择四个区组地址20A～20D之一，从所选择的区组中，根据列地址A2～A7和行地址A8～A19，可以选择一个代码(16位)的存储单元。所选择的存储单元的一个代码部分的数据，通过数据输入输出缓冲存储器读出或者写入。即，外部设备根据一个地址A0～A19的输入，可以同时在一个区组内的一个代码部分的存储单元中进行存取。
行前置解调器30A～30D、控制器40A～40D、和更新请求信号产生电路50A～50D按此顺序分别与各区组20A～20D连接。在存储器芯片300内设置有更新定时器70、更新计数控制器90、更新计数器100、ATD(地址转移检测)电路110、及行地址转移检测(RATD)电路130。
ATD电路110检测由外部设备供给的20位地址A0～A19之一，是否有1位以上的变化，检测出变化时，如图3(a)所示生成ATD信号。
图4的更新定时器70是每个更新周期产生更新同步信号RFTM的电路。该更新定时器70后面将进一步说明。
更新请求信号产生电路50A～50D，根据由更新定时器70供给的更新同步信号RFTM，产生用于各区组20A～20D的更新请求信号RFREQ0～RFREQ3。该更新请求信号RFREQ0～RFREQ3将分别供给相对应的控制器40A～40D。
与更新请求信号RFREQ0～RFREQ3同步，向控制器40A～40D提供外部设备所分配的区组地址A0～A1。更新请求信号RFREQ0～RFREQ3的意思是应该开始四个区组20A～20D的更新操作。并且，运行周期中区组地址A0～A1所示四个区组20A～20D之一是否要求进行外部存取。于是，控制器40A～40D根据其信号RFREQ0～RFREQ3和A0～A1，对四个区组的外部存取和内部更新进行调整。这种调整，具体来说，就是根据分别设定外部存取实施信号#EX0～#EX3和更新实施信号#RF0～#RF3的输出强度进行。
行前置解调器30A～30D，按照外部存取实施信号#EX0～#EX3和更新实施信号#RF0～#RF3的强度，从外部设备给予的行地址A8～A19，从更新计数器100给予的更新地址RFA8～RFA19中选择一个后，供给行解调器24A～24D。这两种地址A8～A19和RFA8～RFA19的选择，每个行前置解调器都可以独立完成。例如，对于第一区组20A，在有外部存取要求的情况下，有更新请求时，第一行前置解调器30A选择行地址A8～A19后，供给第一区组20A，其他行前置解调器30B～30D选择更新地址RFA8～RFA19后，分别供给对应的区组20B～20D。另外，第一行前置解调器30A，对于第一区组20A外部存取结束后，将更新地址RFA8～RFA19供给第一区组20A。
更新计数控制器90，在所有四个区组20A～20D中按照同一更新地址RFA8～RFA19检测更新操作是否完成。这种检测是根据了解四种更新请求信号RFREQ0～RFREQ3的强度变化进行。四个区组20A～20D的更新操作如果完成，更新计数控制器90就将计数完成信号#CNTUP供给更新计数器100。更新计数器100按照计数完成信号#CNTUP，将更新地址RFA8～RFA19的值进行一次计数。
存储器芯片300除了图4所示的电路以外，随着芯片选择信号#CS和低耗信号ZZ，根据控制芯片内电路的操作状态的控制器、各种允许写入信号#WE、#OE、#LB、#UB，具有控制输出状态的控制器等，图4中有所省略。
另外，图4所示除了数据输入输出缓冲存储器10和地址缓冲存储器60及存储单元20的电路部分(30A～30D、40A～40D、50A～50D、70、90、100、110、130)，还包括本发明的更新控制单元。
因此，关于地址A0～A19，如上所述，不必要将行地址限定在A8～A19、将列地址限定在A2～A7、将区组地址限定为A0、A1。行地址、列地址、及区组地址可任意组合。
C.更新定时器的内部构成图5示出了如图4所示的更新定时器70实施例的流程图。更新定时器70包括可变周期振荡单元72和振荡周期控制单元74。
可变周期振荡单元72生成表示更新周期trf的更新同步信号RFTM。更新周期trf如后面所述，根据由振荡周期控制单元74供给的控制信号RCTL进行设定。
以下对可变周期振荡单元72及振荡周期控制单元74分别进行说明。
C1.可变周期振荡单元图6示出了可变周期振荡单元72的内部构成实施例的简单电路图。该可变周期振荡单元72由5个变频器710A～710E的环路存储振荡器710构成。5个变频器710A～710E由于具有同样的电路构成，因此，以下以第一变频器710A为中心进行说明。
第一变频器710A是由1组的p型MOS晶体管(以下称为“pMOS”)711和n型MOS晶体管(以下称为“nMOS”)712构成的CMOS变频器。但是，在pMOS711的源极(S)侧，作为将驱动电流供给pMOS711的电流源，可设置pMOS713(以下称为电流源713)。另外，在nMOS712的源极(S)侧，作为将驱动电流供给nMOS712的电流源，也可设置nMOS714(以下称为“电流源714”)。
作为电流源的pMOS713的栅极(G)，用于决定驱动电流的偏流电压Vbs1由偏流电路720供给。同样。作为减少电流的nMOS714的栅极(G)，其偏流电压Vbs2由偏流电路720供给。
作为偏流电路720的恒定电流源721、与此连接的pMOS722及第一变频器710A的电流源，构成电流密勒电路。该电流密勒电路中，由pMOS713输出的驱动电流Ip，利用流动在偏流电路720的pMOS722的操作电流Ir，用IpM1·Ir表示。其中，M1是所述电流密勒电路的密勒系数，根据偏流电路720的pMOS722的栅极尺寸比(栅极长与栅极宽之比)与作为电流源的pMOS713的栅极的尺寸比之比确定。
另外，作为偏流电路720的恒定电流源721、与此连接的两个pMOS722和723、与pMOS723连接的nMOS724、第一变频器710的电流源的nMOS714也同样构成电流密勒电路。该电流密勒电路中由nMOS714输出的驱动电流In用InM2·Ir表示。其中，M2是所述电流密勒电路的密勒系数，根据偏流电路720的pMOS722的栅极的尺寸比与pMOS723栅极的尺寸比及偏流电路720的nMOS724的栅极的尺寸比与nMOS714的栅极的尺寸比的乘数值确定。
因此，第一变频器710A的驱动电流Ip及In根据偏流电路720的pMOS722的操作电流Ir进行变化，操作电流Ir如果大，驱动电流就大，反之则小。
在这里，第一变频器710A的操作速度，即延迟时间td，根据驱动电流Ip、In进行变化。具体地说，驱动电流Ip和In如果大，延迟时间td就短；驱动电流Ip和In如果小，延迟时间td就长。
所以，第一变频器710A的延迟时间td根据流动在偏流电路720的pMOS722的操作电流Ir变化。另外，第二～第五变频器710B～710E也同样。
因此，如果环路存储振荡器710的振荡周期为tosc，第一变频器710A～第五变频器710E的各延迟时间为td，则tosc2·(5·td)。如上所述，各变频器710A～710E的延迟时间td，由于依赖于偏流电路720的pMOS722的操作电流Ir，所以，环路存储振荡器710的振荡周期tosc也依赖于pMOS722的操作电流Ir变化。
另外，pMOS722的操作电流Ir，用控制信号RCTL的控制电流Itc1与由恒定电流源721输出的恒定电流Io之和表示。因此，pMOS722的操作电流Ir，根据控制电流Itc1的变化而变化。所以，环路存储振荡器710的振荡周期tosc根据控制电流Itc1进行设定。
用环路存储振荡器710生成的振荡信号，作为更新同步信号RFTM，通过波形整形电路730及输出变频器740输出。因此，更新周期trf相当于环路存储振荡器710的振荡周期tosc。
另外，波形整形电路730具有改善由环路存储振荡器710生成的振荡信号的升高波形及下降波形的功能，可以控制流过输出变频器740的贯通电流。
C2.振荡周期控制器图7示出了振荡周期控制单元74的内部构成实施例的电路图。该振荡周期控制单元74包括温度检测单元750和控制信号输出单元760。
温度检测单元750由五个温度检测元件TD0～TD4及对应于各温度检测元件TD0～TD4的开关电路SW0～SW4构成。各个温度检测元件TD0～TD4是根据各个栅极不同设计尺寸的pMOS构成。构成各个温度检测元件TD0～TD4的pMOS的栅极(G)及源极(S)侧与两个电源Vdd、Vss中的高电压侧Vdd连接。由此，各个温度检测元件TD0～TD4的pMOS，在各自的源极(S)和栅极(G)之间的pn接合部分，不添加顺时针方向的电压，设定为截止状态。另外，在栅极(G)源极(S)添加更高的电压，即，在源极(S)和栅极(G)之间的pn接合部分，也可提供反向电压，设定为截止状态。各自的漏极(D)，与对应的开关电路SW0～SW4的输入IO1连接。接着，各开关电路SW0～SW4的输出IO0相互连接的同时，可与控制信号输出单元760连接。
第一开关电路SW0中可以输入两种开关信号TSLEAK0、OPLEAK0。同样，第二～第五开关电路SW1～SW4中，分别输入两种类型的开关信号TSLEAK1～TSLEAK4、OPLEAK1～OPLEAK4。这些开关信号TSLEAK0～TSLEAK4、OPLEAK0～OPLEAK4，按照后面所述的操作模式，可由没有图示的开关信号产生单元输出。
图8示出了第一开关电路SW0的实施例示意图。该开关电路SW0如图8(A)所示，由开关812及开关控制部件814构成。在开关电路SW0中，如图8(B)所示，根据在TEST端子输入的第一试验模式的开关信号TSLEAK0及在FUSE端子输入的第一操作模式的开关信号OPLEAK0的信号强度，控制开关812的状态。即，在试验模式中，根据第一操作模式开关信号OPLEAK0，以FUSE端子为L强度，根据第一试验模式开关信号TSLEAK0的TEST端子的强度，可以控制开关812的状态。具体地说，TEST端子如果是H强度，开关812设定为ON状态，如果是L强度，则设定为OFF状态。另外，在操作模式中，根据第一试验模式开关信号TSLEAK0，以TEST端子为L强度，按照第一操作模式开关信号OPLEAK0的FUSE端子的强度，可以控制开关812的状态。具体地说，FUSE端子如果是H强度，开关812设定为OFF状态，如果是L强度则设定为ON状态。
第二～第五的开关电路SW1～SW4也同样。因此，在试验模式中，若输入到五个开关电路SW0～SW4的操作模式开关信号OPLEAK0～OPLEAK4全部为L强度，将试验模式开关信号TSLEAK0～TSLEAK4之一为H强度，则可将对应的开关电路设定为ON状态。另外，在操作模式中，若输入到五个开关电路SW0～SW4中的试验模式开关信号TSLEAK0～TSLEAK4全部为L强度，且操作模式开关信号OPLEAK0～OPLEAK4之一为L强度，则可将对应的开关电路设定为ON状态。
图7的温度检测单元750中，五个温度检测元件TD0～TD4之一，如上所述，要根据相对应的开关电路SW0～SW4选择，由所选择的一个温度检测元件输出漏电流Ioff(Ioff0～Ioff4之一)。
该漏电流Ioff依赖于存储器芯片300的环境温度Ta(严格的说，是温度检测元件设定在截止状态的pn接合部分(pn接合区域)的结点温度Tj)，其特性为环境温度Ta高，漏电流就大，如果低就小。相对于温度检测信号的温度检测电流Itmp，由温度检测单元750输出。作为温度检测信号，温度检测电流Itmp可输入到控制信号输出单元760。
控制信号输出单元760是由两个nMOS762和764构成的电流密勒电路。因此，作为由控制信号输出单元760输出的控制信号RCTL的控制电流Ict1，用Ict1M3·Itmp表示。在这里，M3是电流密勒电路的密勒系数，由第一nMOS762的栅极的尺寸比与第二nMOS764的栅极的尺寸比之比确定。
如上所述，决定控制电流Ict1的温度检测电流Itmp，相当于温度检测单元750中所选择的温度检测元件的漏电流Ioff。因此，由温度检测电流Itmp决定的控制电流Ict1也依赖于环境温度Ta而变化，如果环境温度Ta高，控制电流就大，如果低则小。另外，可变周期振荡单元72的振荡周期tosc，即更新周期trf，按照控制电流Ict1进行变化。因此，更新周期trf根据环境温度Ta变化，如果环境温度Ta高，则短，如果环境温度Ta低，则长。关于环境温度Ta和更新周期trf的关系，后面进一步说明。
如上所述，控制电流Ict1是设定可变周期振荡单元72的振荡周期tosc，即更新周期trf，的参数。为了得到高精度的周期信号，希望控制电流Ict1也是高精度的。
但是，作为决定控制电流Ict1参数的温度检测元件，其pMOS的漏电流Ioff，与pMOS栅极的长度制造有很大关系，对于设计值来说，有可能存在很大偏差。因此，根据该漏电流Ioff决定的控制电流Ict1的值也可能有大的偏差，从而形成更新周期trf的设计值偏差。
于是，为了提高更新周期trf的精度，如上所述，本实施例的温度检测单元750的栅极长度的设计尺寸具有5种不同的温度检测元件TD0～TD4，可以选择最适宜的温度检测元件。
选择最适宜的温度检测元件方法如下所述。
首先，在试验模式中，将操作模式开关信号OPLEAK0～OPLEAK4设定为L强度，将试验模式开关信号TSLEAK0～TSLEAK4顺序设定为H强度，顺序选择五个温度检测元件TD0～TD4，根据调整可变周期振荡单元72的振荡周期tosc，即更新周期trf，决定最适宜的温度检测元件。然后，在实际使用的操作模式中，试验模式开关信号TSLEAK0～TSLEAK4为L强度，操作模式开关信号OPLEAK0～OPLEAK4中，只将试验模式中决定的最适宜的温度检测元件所对应的操作模式开关信号设定为L强度，将其他操作模式开关信号设定为H强度，这样可以控制更新周期trf的偏差。
C3.更新周期的控制更新操作是为了保存各个存储单元所记忆的数据，因此，更新周期trf可将各个存储单元所记忆的数据设定在可保存的时间(数据保存时间)tch以下的间隔。以下为了便于说明，原则上，更新周期trf临时设定为与数据保存时间tch相等的值。
图9示出了使用环境温度Ta在-20℃～85℃的范围内数据保存时间tch实施例的示意图。图9将最高的环境温度Ta＝85℃的数据保存时间tch的值为1，如图9所示，数据保存时间tch与Ta＝85℃的情况相比，Ta＝65℃大约为10倍，Ta＝25℃大约为100倍，Ta＝-20℃大约为1000倍。因此，更新周期trf可以按照环境温度Ta使其变化。
实际存储器使用的环境温度Ta，为了确保稳定的操作，与使用可能的最高温的环境温度Ta相比，大多设定在低的状态。例如，实际使用环境温度Ta为Ta≤65℃。在这种情况下，如图9所示，环境温度Ta≤65℃中数据保存时间tch与Ta＝85℃的情况相比，大约长10倍以上。因此，设定可能的更新周期trf与在环境温度Ta＝85℃中设定的更新周期trf相比，至少可以长大约10倍。以下，将Ta＝85℃中设定的更新周期trf叫做“最小更新周期trf(min)”。
但是，以往的存储器芯片的更新周期trf设定为保证使用的环境温度Ta范围内的可保存数据的情况下，最高环境温度Ta数据保存时间tch以下的确定周期。
另一方面，由构成本实施例的更新定时器70的可变周期振荡单元72(图6)输出的更新同步信号RFTM的更新周期trf，如上所述，根据环境温度Ta而变化。具体地说，环境温度Ta如果高，更新周期trf就短，环境温度Ta如果低，更新周期trf就长。这种变化与数据保存时间tch相同。
数据保存时间tch依赖于构成存储单元的晶体管的截止状态的漏电流。并且，该晶体管的漏电流根据环境温度Ta(严格的说，是晶体管的pn接合部分的结点的温度Tj)进行变化。另一方面，更新周期trf也如上所述，根据由温度检测单元750的温度检测元件输出的漏电流Ioff进行变化。因此，本实施例中如图9所述，也可以使根据环境温度Ta进行变化的数据保存时间tch的更新周期trf进行变化。
另外，本实施例的更新周期trf如图9所述，实际使用的环境温度Ta范围在Ta≤65℃时，基本上可以控制在一定的周期。但不仅限于此，根据环境温度Ta的变化，也可以控制更新周期trf的变化。这种更新周期trf的变化特性，由可变周期振荡单元72(图6)的偏流电路720的pMOS722的操作电流Ir中的控制电流和恒定电流Io的比例决定。
因此，如果环境温度Ta高，更新周期trf就短，如果环境温度Ta低，更新周期trf就长。这样，如果环境温度Ta低，单位时间的更新次数就会减少，而且更新中的消耗电流Irf就会减少。即，更新中的消耗电流Irf与更新周期trf基本成反比。因此，根据环境温度Ta的数据保存时间tch，如果可以使更新周期trf变化，就可以降低更新中的消耗电流Iff。
图10示出了如图9所示的本实施例的更新周期trf的消耗电流Irf的示意图。图10的消耗电流Irf，最高的环境温度Ta＝85℃的值为1，如图10所示，对于Ta＝85℃的消耗电流，在Ta≤65℃时大约可以降低1/10。
另外，本实施例的更新中的消耗电流Irf，更新周期trf如图9所示，可以控制在Ta≤65℃，在Ta≤65℃以下基本上是一定的。更新周期trf，根据图9的数据保存时间tch，也可以控制在Ta＜65℃范围变化，在这种情况下，也可以使更新的消耗电流Irf变化。但本实施例的情况由于与以往的消耗电流Irf相比，可降低1/10，所以是有效的。
以上说明，本实施例的存储器芯片300中，根据环境温度Ta的存储单元的数据保存时间tch，可以适当调整根据更新定时器70产生的更新同步信号RFTM的更新周期trf。其结果，在实际使用的环境温度Ta范围中，与以往相比可以降低更新中消耗电流Irf。
图9所示的本实施例的更新周期trf的特性及图10所示的更新中的消耗电流Irf，所示的实施例根据半导体器件的特性及电路构成，形成了各自不同的特性。但是，根据各场合中本实施例那样的环境温度Ta的数据保存时间tch，可以调整更新周期trf。
D.电子仪器的应用实例作为利用本发明的半导体存储装置的电子仪器的实施例，图11所示为手提电话的侧视图。该手提电话600包括本体部分610和盖部分620。本体部分610中设置了键盘612、液晶显示部分614、听筒部分616、和本体天线部分618。另外，盖部分620设置了语音发出部分622。
图12示出了如图11所示的手提电话600的电路框图。CPU630通过无线电脉冲线，与用于驱动键盘612、液晶显示部分614的LCD驱动632、SRAM640、VSRAM642、和EEPROM644连接。
SRAM640例如可以使用超高速缓冲存储器。VSRAM642例如可以使用图像处理作业的存储器。作为该VSRAM642(叫做模拟SRAM或伪SRAM)，可以使用上述的存储器芯片300。手提电话600的各种设定值可以存入EEPROM644。
在暂停手提电话600操作时，可将VSRAM642维持在低耗状态，如果是这样，VSRAM642内部的更新自动进行，并可以保证不丢失VSRAM642内的数据。优选的是，本实施例的存储器芯片300有比较大的容量，所以，可以长时间保存图像数据等大量的数据。另外，本实施例的存储器芯片300与现有技术相比，可以减少更新中的操作电流。因此，利用手提电话600那样的电池对于驱动各种电子仪器是非常有利的。
E.其他本发明不仅限于上述实施例及实施形态，在不超出其宗旨范围的各种形态的都可以实施。例如以下变形也可以实施。
(1)上述实施例的存储器芯片300的内部构成，不仅限于其实例，本发明还适用于具有更新控制单元的各种存储器芯片(半导体存储装置)。
(2)上述实施例中，存储器芯片300内设置ATD电路(图4)所示以ATD信号为同步信号使用的情况，取而代之，也可以由外部设备供给同步信号，并且可以选择其中一种。
(3)上述实施例中，以由环路存储振荡器构成的可变周期振荡单元72的情况为例所做的说明，不仅限于此，各种周期都可以使用可变振荡手段。例如，在固定周期，可以由进行振荡的振荡器及具有可变分频器构成的分频比构成。这种构成，可以根据温度变化，设定所需的振荡周期的分频比。
(4)上述实施例中，检测存储器芯片300的温度变化，是根据检测出的温度变化，以控制更新周期为例进行的说明。并且，也可适用于控制其他各种集成电路的特定电路的操作特性。例如，在包括振荡电路的集成电路中，根据温度检测元件的输出(漏电流)，检测集成电路的温度变化，根据其检测结果，也可以控制振荡电路的振荡周期。作为振荡周期的控制，根据温度变化，不依赖于使振荡周期变化的控制及温度变化，可以考虑将振荡周期控制在一定的状态。另外，包括延迟电路的集成电路，根据温度检测元件的输出，检测集成电路的温度变化，根据其检测结果，也可以控制延迟电路的延迟量。作为延迟量的控制，根据温度变化，不依赖于使延迟量变化的控制及温度变化，可以考虑将延迟量控制在一定的状态。另外，本发明中所谓的“集成电路的温度”，是指集成电路的pn接合部分(pn接合区域)的结点的温度Tj及集成电路的环境温度Ta。
(5)在上述实施例中，利用以设定为截止状态的p型MOS晶体管为温度检测元件及利用以截止状态的pn接合区域的漏电流为温度检测信号，作为示例进行说明。不仅限于此，例如，可以将n型MOS晶体管、NPN晶体管、PNP晶体管等各种晶体管设定为截止状态使用。另外，也可以将二极管设定为截止状态使用。即，可以将设定为截止状态的各种pn接合部分作为温度检测元件使用。
尽管本发明已经参照附图和优选实施例进行了说明，但是，对于本领域的技术人员来说，本发明可以有各种更改和变化。本发明的各种更改，变化，和等同物由所附的权利要求书的内容涵盖。
附图标记说明300存储器芯片10数据输入输出缓冲存储器20存储单元
20A～20D区组22A～22D存储单元的次数组24A～24D行解调器26A～26D列解调器28A～28D栅极30A～30D行前置解调器40A控制器50A～50D更新请求信号产生电路60地址缓冲存储器70更新定时器72可变周期振荡单元710环路存储振荡器710A～710E变频器711pMOS712nMOS713pMOS714nMOS720偏流电路721恒定电流源722pMOS723pMOS724nMOS730波形整形电路740输出变频器
74振荡周期控制单元750温度检测单元TD0～TD4温度检测元件SW0～SW4开关电路812开关814开关控制部件760控制信号输出单元762nMOS764nMOS90更新计数控制器100更新计数器110地址转移检测电路130行地址转移检测电路600手提电话610本体部分620盖部分612键盘614液晶显示部分616听筒618本体天线部分622语音发出部分
权利要求
1.一种半导体存储装置，其特征在于所述装置包括具有动态存储单元的存储单元阵列；具有用于决定所述存储单元阵列实施更新同步操作并产生更新同步信号的同步定时器，且至少根据所述更新同步信号，在所述存储单元阵列中实施更新操作的更新控制单元；与所述存储单元在同一半导体衬底上形成的pn接合区域中，包括设定在截止状态的特定的pn接合区域，具有在特定的pn接合区域输出漏电流的温度检测元件，并根据由温度检测元件输出的漏电流，检测半导体存储装置温度变化的温度检测单元；以及根据温度检测单元的检测结果，控制所述更新同步信号产生周期的温度特性控制单元。
2.根据权利要求1所述的半导体存储装置，其中，所述温度检测单元具有不同漏电流的多个温度检测元件，利用所选择的一个温度检测元件的输出，检测所述半导体存储装置的温度变化。
3.根据权利要求1或2所述的半导体存储装置，其中，作为所述的特定的pn接合区域，使用设定在截止状态的动态元件。
4.根据权利要求3所述的半导体存储装置，其中，作为所述动态元件，可以使用晶体管或二极管。
5.一种集成电路，其特征在于包括一个特定电路；与所述特定电路在同一半导体衬底上形成的pn接合区域中，包括设定在截止状态的特定的pn接合区域，具有在特定的pn接合区域输出漏电流的温度检测元件，并根据温度检测元件的输出，检测所述集成电路温度变化的温度检测单元；以及根据温度检测单元的检测结果，控制所述特定电路的特定操作特性的温度特性控制单元。
6.根据权利要求5所述的集成电路，其中，所述温度检测单元具有不同漏电流的多个温度检测元件，利用所选择的一个温度检测元件的输出，检测所述集成电路的温度变化。
7.根据权利要求5或6所述的集成电路，其中，作为所述特定的pn接合区域，使用设定在截止状态的动态元件。
8.根据权利要求7所述的集成电路，其中，作为所述动态元件，可使用晶体管或二极管。
9.根据权利要求5至8之一所述的集成电路，其中，所述特定电路为振荡电路，所述的温度特性控制单元，利用温度检测单元的检测结果，控制振荡电路的振荡周期。
10.根据权利要求5至8之一所述的集成电路，其中，所述特定电路为延迟电路，所述的温度特性控制单元利用温度检测单元的检测结果控制所述延迟电路的延迟量。
11.一种检测集成电路温度变化的温度检测元件，其特征在于，所述集成电路所形成的半导体衬底上的pn接合区域中，具有设定在截止状态的特定的pn接合区域，根据集成电路内的温度变化，输出流动于特定的pn接合区域中的变化的漏电流。
12.根据权利要求11所述的温度检测元件，其中，作为特定的pn接合区域，可以使用设定在截止状态的动态元件。
13.根据权利要求12所述的温度检测元件，其中，作为所述动态元件，可以使用晶体管或二极管。
全文摘要
本发明涉及模拟SRAM之类的半导体存储装置，实现与SRAM同等的低消耗电流。本发明的半导体存储装置包括与存储单元在同一半导体衬底上形成的pn接合区域中，包括设定在截止状态的特定的pn接合区域，具有在所述特定的pn接合区域输出漏电流的温度检测元件，以及根据由温度检测元件输出的漏电流，检测半导体存储装置温度变化的温度检测单元；和按照温度检测单元的检测结果，控制更新同步信号产生周期的温度特性控制单元。
文档编号H01L27/11GK1494156SQ0214360
公开日2004年5月5日 申请日期2002年9月20日 优先权日2001年9月21日
发明者水垣浩一 申请人:精工爱普生株式会社