专利名称：成型横向沟槽光检测器的方法
技术领域：
本发明一般地涉及光检测器，更具体地说，本发明涉及成型在半导体光电子集成电路上的横向沟槽光检测器。
根据成型沟槽型光检测器的现有技术方法，为了成型该检测器，需要分别蚀刻用于不同类型电极的沟槽，因此增加了制造过程的步骤。因为这些步骤属于光检测器制造过程中的较昂贵步骤，所以该附加费用会反映到生产成本中。
因此，需要一种成型横向沟槽p-i-n光电二极管(LTD)的方法，在该方法中，同时，即在同一个操作步骤对所有电极类型图形化沟槽，然后蚀刻沟槽。
根据本发明的第一方面，在半导体基底上成型光检测器器件的方法包括步骤在基底上同时成型第一组沟槽和第二组沟槽，其中第一组的各沟槽对于第二组的各沟槽交错排列；对各沟槽填充保护材料；蚀刻第一组沟槽内的保护材料；通过将第一掺杂物材料中的掺杂物掺杂到第一组沟槽中的每一个，形成第一结层，而通过将第二掺杂物材料中的掺杂物掺杂到第二组沟槽中的每一个，形成第二结层；以及对第一组沟槽和第二组沟槽设置单独导线连接。
根据本发明的第二方面，在半导体基底上成型光检测器器件的方法包括步骤在基底上成型第一组沟槽和第二组沟槽，其中第一组的各沟槽对于第二组的各沟槽交错排列；
对各沟槽填充保护材料；蚀刻第一组沟槽内的保护材料；对第一组沟槽填充第一电导率的掺杂材料；蚀刻第二组沟槽内的保护材料；对第二组沟槽填充第二电导率的掺杂材料；通过将掺杂材料中的掺杂物掺杂到第一组沟槽中的每一个，形成第一结层，而通过将掺杂材料中的掺杂物掺杂到第二组沟槽中的每一个，形成第二结层；以及对第一组沟槽和第二组沟槽设置单独导线连接。
该方法包括在基底上成型第一组沟槽和第二组沟槽，其中第一组的各沟槽对于第二组的各沟槽交错排列；对各沟槽填充保护材料；以及蚀刻第一组沟槽内的保护材料。该方法进一步包括对第一组沟槽填充第一电导率的掺杂材料；蚀刻第二组沟槽内的保护材料；对第二组沟槽填充第二电导率的掺杂材料；通过将掺杂材料中的掺杂物掺杂到第一组沟槽中的每一个，形成第一结层，而通过将掺杂材料中的掺杂物掺杂到第二组沟槽中的每一个，形成第二结层；以及对第一组沟槽和第二组沟槽设置单独导线连接。
最好在基底上同时成型第一组沟槽和第二组沟槽。
根据该第二方面，蚀刻第一组沟槽内的保护材料的步骤最好进一步包括步骤清除器件表面上的保护材料；以及掩蔽第二组沟槽。此外，蚀刻第二组沟槽内的保护材料的步骤最好进一步包括使第二组沟槽的保护材料暴露在器件表面之上的步骤。
设置单独导线连接的步骤可以包括步骤使填充第一组沟槽的掺杂材料和填充第二组沟槽的掺杂材料暴露在器件表面之上；以及对第一组沟槽设置第一组接点，而对第二组沟槽设置第二组接点。
此外，根据该第二方面，形成结层的步骤可以进一步包括步骤在形成结层之前，在器件表面上沉积扩散阻挡层；以及在形成结层后，清除器件表面上的扩散阻挡层。
暴露第二组沟槽的保护材料的步骤可以进一步包括利用机械抛光方法，清除第二组沟槽之上的区域内的第一电导率掺杂材料的步骤。暴露第二组沟槽的保护材料的步骤可以包括图形化第一电导率的掺杂材料；以及蚀刻第二组沟槽之上的区域内的第一电导率的掺杂材料。
第一电导率材料可以包括n型掺杂多晶硅，而第二电导率材料可以包括p型掺杂多晶硅。作为一种选择，第一电导率材料可以包括p型掺杂多晶硅，而第二电导率材料可以包括n型掺杂多晶硅。
基底最好包括半导体材料、沉积在半导体材料上的SiO2层以及沉积在SiO2层上的SiN层。
根据本发明的第三方面，在半导体基底上成型光检测器器件的方法包括步骤在基底上成型第一组沟槽和第二组沟槽，其中第一组的各沟槽对于第二组的各沟槽交错排列；对各沟槽填充第一电导率的保护材料；蚀刻第一组沟槽内的保护材料；对第一组沟槽填充第二电导率的掺杂材料；通过将掺杂材料中的掺杂物掺杂到第一组沟槽中的每一个，形成第一结层，而通过将保护材料中的掺杂物掺杂到第二组沟槽中的每一个，形成第二结层；以及蚀刻第二组沟槽内的保护材料；对第二组沟槽填充电极材料；以及对第一组沟槽和第二组沟槽设置单独导线连接。
该方法包括在基底上成型第一组沟槽和第二组沟槽，其中第一组的各沟槽对于第二组的各沟槽交错排列；对各沟槽填充第一电导率的保护材料；以及蚀刻第一组沟槽内的保护材料。该方法进一步包括对第一组沟槽填充第二电导率的掺杂材料；通过将掺杂材料中的掺杂物掺杂到第一组沟槽中的每一个，形成第一结层，而通过将保护材料中的掺杂物掺杂到第二组沟槽中的每一个，形成第二结层；蚀刻第二组沟槽内的保护材料；对第二组沟槽填充第二电导率的电极材料；以及对第一组沟槽和第二组沟槽设置单独导线连接。
根据该第三方面，蚀刻第一组沟槽内的保护材料的步骤最好进一步包括步骤清除器件表面上的保护材料；以及掩蔽第二组沟槽。
在形成结层之前，最好从器件表面上清除第二电导率型的掺杂材料。形成结层的步骤最好进一步包括步骤在形成结层之前，在器件表面上沉积扩散阻挡层；以及在形成结层后，清除器件表面上的扩散阻挡层。
设置单独导线连接的步骤可以进一步包括使填充第一组沟槽的掺杂材料和填充第二组沟槽的电极材料暴露在器件表面之上的步骤。电极材料可以是第一电导率的掺杂材料和非掺杂材料之一。
根据本发明的第四方面，在半导体基底上成型光检测器器件的方法包括步骤在基底上成型第一组沟槽和第二组沟槽，其中第一组的各沟槽对于第二组的各沟槽交错排列；对各沟槽填充保护材料；蚀刻第一组沟槽内的保护材料；利用气相掺杂方法，在第一组沟槽的每一个的侧壁上形成结层；在第二组沟槽的每一个的侧壁上形成第二结层，其中将保护材料中的掺杂物掺杂到侧壁内；对第一组沟槽填充第一电导率的掺杂材料；蚀刻第二组沟槽内的保护材料；对第二组沟槽填充第二电导率的掺杂材料；以及对第一组沟槽和第二组沟槽设置单独导线连接。
该方法包括在基底上成型第一组沟槽和第二组沟槽，其中第一组的各沟槽对于第二组的各沟槽交错排列；对各沟槽填充保护材料；以及蚀刻第一组沟槽内的保护材料。该方法进一步包括利用气相掺杂方法，在第一组沟槽的每一个的侧壁上形成结层；在第二组沟槽的每一个的侧壁上形成第二结层，其中将保护材料中的掺杂物掺杂到侧壁内；对第一组沟槽填充第一电导率的掺杂材料；蚀刻第二组沟槽内的保护材料；对第二组沟槽填充第二电导率的掺杂材料；以及对第一组沟槽和第二组沟槽设置单独导线连接。
蚀刻第一组沟槽内的保护材料的步骤最好进一步包括步骤清除器件表面上的保护材料；以及掩蔽第二组沟槽。蚀刻第二组沟槽内的保护材料的步骤最好进一步包括清除器件表面上的第一电导率的掺杂材料的步骤。
设置单独导线连接的步骤包括使填充第一组沟槽的掺杂材料和填充第二组沟槽的掺杂材料暴露在器件表面之上的步骤。
为了更好地理解本发明，以下将参考附图详细说明作为例子的本发明优选实施例，附图包括
图1是位于半导体基底上的横向沟槽的剖视图；图2是其中利用保护材料填充多个沟槽的、图1所示横向沟槽半导体基底的剖视图；图3是其中抛光暴露的保护材料的、图2所示横向沟槽半导体基底的剖视图；图4是其中从第一组沟槽中清除保护材料的、图3所示横向沟槽半导体基底的剖视图；图5是其中在器件表面上沉积n+ploy的、图4所示横向沟槽半导体基底的剖视图；图6是其中图形化n+ploy的、图5所示横向沟槽半导体基底的剖视图；图7是其中从第二组(第一组)沟槽中清除保护材料的、图6所示横向沟槽半导体基底的剖视图；图8是其中在器件整个表面上沉积p型poly的、图7所示横向沟槽半导体基底的剖视图；图9是其中已经图形化n和p结层的、图8所示横向沟槽半导体基底的剖视图10是其中在掺杂区图形化金属接点的、图9所示横向沟槽半导体基底的剖视图；图11是其中在器件上沉积TEOS扩散阻挡层的、根据本发明另一个实施例的横向沟槽半导体基底的剖视图；图12是其中在从第一掺杂电极材料(n+poly)和保护材料开始扩散退火后，清除了TEOS扩散阻挡层的、图11所示横向沟槽半导体基底的剖视图；以及图13是其中利用气相掺杂方法将掺杂物掺杂到第二组沟槽并通过保护材料掺杂到第一组沟槽内的、根据本发明又一个实施例的横向沟槽半导体基底的剖视图。
通过在基底上成型多个大致平行的沟槽以成型多个被n型和p型掺杂材料的交错沟槽区分离的多个区域，在半导体基底上成型光检测器。
各N型区连接在一起形成n接点。各p型区连接在一起形成p型接点。分离各沟槽的区域起本征半导体层(i)的作用，从而形成多个并联p-i-n光电二极管。支持该检测器布局的基本原理是，在垂直于入射光的方向，在该检测器的吸收区内使载流子自由运动。
本发明公开了一种成型光检测器的方法，在该方法中，图形化n型掺杂材料和p型掺杂材料的沟槽，然后同时蚀刻它们以形成要求的叉指式光电二极管器件。然后，通过利用保护层填充第一组沟槽，而利用电极材料(例如多晶硅)填充第二组沟槽，可以实现要求的结构。因此，本发明建议了一种成型横向沟槽光检测器的方法，在该方法中，图形化第一组沟槽和第二组沟槽，然后同时蚀刻它们。通过减少光检测器制造过程中光刻图形化和深沟槽蚀刻步骤的数量，本发明可以降低生产成本。
参考图1，根据本发明实施例，例如，图形化深沟槽并利用活性离子蚀刻(RIE)方法蚀刻半导体基底(102)。附图中仅示出每组深沟槽组中的一个深沟槽，这些深沟槽组将构成横向沟槽光检测器器件的n型和p型交错电极。基底还可以包括例如SiO2构成的垫片层(104)以及沉积在SiO2上用作化学机械抛光(CMP)防护层的SiN层(106)。本技术领域内的熟练技术人员明白，根据本发明，在本发明实质范围内，可以使用其它基底，例如，硅锗、锗以及单晶硅。
参考图2，然后，利用诸如氧化物(硼硅玻璃(BSG)、磷硅玻璃(PSG)、砷硅玻璃(ASG)、硼磷硅玻璃(BPSG)、四乙基原硅酸盐(TEOS)等)的保护材料(sacrificial material)(202)填充沟槽。氧化物最好对基底(102)具有高蚀刻选择性。可以将保护材料抛光(例如利用CMP方法)到下面的SiN层。
参考图3，利用例如非晶硅(302)掩蔽(mask)各交错沟槽。掩膜材料(302)沉积在器件表面上，然后，清除位于交错沟槽上的掩膜材料(302)以露出下面的保护材料(202)。然后，蚀刻第一组沟槽外部的保护材料(202)(图4)。
参考图5，利用第一掺杂电极材料(502)填充开口沟槽从而覆盖该器件。可以使用诸如n型或p型掺杂多晶硅的掺杂材料。被事先掩蔽的保护材料(202)继续填充到第二组沟槽内，而不使第一电极材料(502)填充到第二组沟槽内。然后，可以图形化和蚀刻填充了保护材料的第二组沟槽上的电极材料(302)(poly)。作为一种选择，该方法可以包括利用机械方法抛光和平面化该器件以清除突出到沟槽之外的电极材料(参考图6)。然后，可以在清除第二组沟槽内的保护材料之前，掩蔽第一组沟槽。可以利用诸如湿蚀刻方法的蚀刻方法，清除保护材料(参考图7)。此后，如图8所示，利用诸如n型或p型掺杂多晶硅的第二种电极材料(802)填充第二组沟槽。可以利用平面化过程清除位于沟槽外的多余电极材料。
参考图9，在平面化之后，在该器件上沉积TEOS扩散阻挡层(902)，并使掺杂物掺杂到包围分别构成n型结(904)和p型结(906)的n型和p型掺杂沟槽的基底内。退火处理之后，清除TEOS扩散阻挡层(902)，并对各电极喷涂金属接点(1002、1004)(参考图10)。
参考图11，根据本发明的变换实施例，在将n型多晶硅(502)填充到第一组沟槽内并图形化(如图6所示)后，可以将TEOS扩散阻挡层(902)沉积到该器件的表面上。通过将第二组沟槽内的保护材料(202)(例如BSG)用作p型掺杂物源，并进行扩散退火(drive-in anneal)，利用从n型掺杂材料(502)和保护材料(202)的向外扩散过程，可以分别形成n型结(904)和p型结(906)。然后，可以清除TEOS扩散阻挡层(902)(参考图12)。
参考图13，根据本发明的又一个实施例，在蚀刻第一组交错沟槽内的保护材料后(如图4所示)，利用气相掺杂方法，将掺杂物掺杂到第一组沟槽，形成第一型结(904)。通过保护材料(202)将掺杂物掺杂到第二组沟槽，形成第二型结(906)。利用第一电极材料填充第一组沟槽，清除覆盖第二组沟槽的多余电极材料。蚀刻覆盖第二组沟槽的保护材料(302)，并利用第二掺杂电极材料填充第二组沟槽。第一组沟槽的第一掺杂电极材料暴露在该器件的表面上，而且设置导线连接(接点等)。
已经根据本发明在电阻率为11至16 W-cm的p型硅基底上制造了横向沟槽光检测器，其沟槽的深度为8μm深，宽度为0.35μm，而且其沟槽之间还具有3.3μm的间隔。该器件是直径为75μm的圆形。硼硅玻璃(BSG)用作保护材料，而对第一组沟槽填充掺磷多晶硅(～1020cm-3)，对第二组沟槽填充掺硼多晶硅(～1010cm-3)。在1000NC下在氩气中对该器件退火10分钟以使掺杂物掺杂到基底内并避免在硅/多晶硅界面形成结。在每个沟槽电极的顶部形成硅化物和金属接点。
一些结果显示，横向沟槽光检测器的DC I-V特性包括在-5V和-15V分别具有1.5pA和3pA的电流。击穿电压约-27V。从横向沟槽光检测器的正向偏置I-V曲线得出的串联阻抗为15W。845nm时的响应度为045A/W，而与偏置电压无关。已经检测到外量子效率为66％。对于根据本发明的器件，在光源为670nm时，在从DC到2.8GHZ的-3db带宽的频率范围内，响应度为常数。
在位误码率为10-9时，通过将该分立光检测器与2.5Gb/sBiCMOS前置放大器导线连接在一起，对于3.3V的偏压，在2.5Gb/s时，接收机显示-16.1dBm的灵敏度，而在3Gb/s时，接收机显示-15.4dBm的灵敏度。如果将偏压提高到-5.0V，则在2.5Gb/s时，可以将敏感度提高到-16.4dBm。
尽管已经对成型横向沟槽光检测器的方法实施例进行了说明，但是，请注意，根据上述内容，本技术领域内的熟练技术人员可以对其进行各种修改和变更。因此，显然，在所附权利要求所述的本发明范围内，可以对在此公开的本发明的特定实施例进行修改。
权利要求
1.一种在半导体基底上成型光检测器器件的方法，该方法包括步骤在基底上同时成型第一组沟槽和第二组沟槽，其中第一组的各沟槽相对于第二组的各沟槽交错排列；对各沟槽填充保护材料；蚀刻第一组沟槽内的保护材料；通过将第一掺杂物材料中的掺杂物掺杂到第一组沟槽中的每一个，形成第一结层，而通过将第二掺杂物材料中的掺杂物掺杂到第二组沟槽中的每一个，形成第二结层；以及对第一组沟槽和第二组沟槽设置单独导线连接。
2.根据权利要求1所述的方法，其中在形成结层之前，该方法进一步包括步骤对第一组沟槽填充第一电导率型的所述第一掺杂物材料；蚀刻第二组沟槽内的保护材料；以及对第二组沟槽填充第二电导率型的所述第二掺杂物材料。
3.根据权利要求1所述的方法，其中保护材料包括所述第二掺杂物材料，并通过将保护层中的掺杂物掺杂到第二组沟槽内，形成第二结层。
4.根据权利要求3所述的方法，其中在形成结层之前，该方法进一步包括步骤对第一组沟槽填充所述第一掺杂物材料，第一掺杂物材料是第一电导率型的，所述保护层是第二电导率型的。
5.根据权利要求4所述的方法，该方法进一步包括步骤在第二组沟槽内形成结层后，蚀刻第二组沟槽内的保护层；以及对第二组沟槽填充电极材料。
6.根据权利要求3所述的方法，其中所述第一掺杂物材料是气体掺杂物，而利用气相掺杂方法，在所述第一组沟槽内形成所述结层，而且其中该方法进一步包括步骤对第一组沟槽填充第一电导率型的掺杂材料；蚀刻第二组沟槽内的保护材料；以及对第二组沟槽填充第二电导率型的掺杂材料。
7.根据上述权利要求之任一所述的方法，其中蚀刻第一组沟槽内的保护材料的步骤进一步包括步骤清除器件表面上的保护材料；以及掩蔽第二组沟槽。
8.根据权利要求7所述的方法，其中蚀刻第二组沟槽内的保护材料的步骤进一步包括使第二组沟槽的保护材料暴露在器件表面之上的步骤。
9.根据上述权利要求之任一所述的方法，其中设置单独导线连接的步骤进一步包括步骤使填充第一组沟槽的材料和填充第二组沟槽的材料暴露在器件表面之上；以及对第一组的每一个沟槽设置第一组接点，而对第二组的每一个沟槽设置第二组接点。
10.根据权利要求2或4所述的方法，其中形成结层的步骤进一步包括步骤在形成结层之前，在器件表面上沉积扩散阻挡层；以及在形成结层后，清除器件表面上的扩散阻挡层。
全文摘要
本发明公开了一种在半导体基底(102)上成型光检测器器件的方法。该方法包括在基底(102)上成型第一组沟槽和第二组沟槽，其中第一组的各沟槽对于第二组的各沟槽交错排列；对各沟槽填充保护材料(202)；以及蚀刻第一组沟槽内的保护材料(202)。该方法进一步包括对第一组沟槽填充第一电导率的掺杂材料(502)；蚀刻第二组沟槽内的保护材料(202)；对第二组沟槽填充第二电导率的掺杂材料(802)；通过将掺杂材料(502)中的掺杂物掺杂到第一组沟槽中的每一个，形成第一结层(904)，而通过将掺杂材料(802)中的掺杂物掺杂到第二组沟槽中的每一个，形成第二结层(906)；以及对第一组沟槽和第二组沟槽设置单独导线连接(1002、1004)。同时形成第一组沟槽和第二组沟槽。
文档编号H01L31/105GK1478304SQ0280322
公开日2004年2月25日 申请日期2002年2月13日 优先权日2001年2月16日
发明者杨敏, 克恩·利姆, 利姆, 敏 杨 申请人:国际商业机器公司