专利名称：具有时脉的电磁干扰保护的集成电路的制作方法
技术领域：
本发明是有关于一种集成电路(Integrated Circuit，简称IC)，且特别是有关于一种具有时脉的电磁干扰保护的集成电路。
背景技术：
由于日常生活对于电子产品的依赖，使得各种电子产品的功能需求也愈来愈强大，可达成功能的电子组件需求数也愈来愈多。为了能够简化电子产品的制作程序，并缩小成品的体积，于是将许多电子组件集聚于集成电路中的形式的电子电路乃成为现今电子产品的主流。
在集成电路中，除了可能有与外界接口所需的模拟电路外，通常也会有达成逻辑功能的数字的逻辑电路，例如可储存并执行程序代码的微控制器电路等。此种逻辑电路通常都会需要时脉讯号来驱动，而时脉讯号却易因逻辑讯号准位的转换，以及寄生电容的影响而产生耦合干扰，也易于受到其它高频讯号源的干扰，以致时脉讯号中含有高频毛刺，造成如微控制器等的系统程序地址或资料的错误。随后当时脉讯号恢复正常时，由于系统程序已经出错，只能依赖硬件或软件的重置，使系统程序重新开始。因此，当集成电路应用于如家用电器或类似的应用环境时，便易于受到干扰而形成不便。
为了解决此一问题，只能在印刷电路板的布局(layout)上多加注意，或在印刷电路板上增加其它保护电路，以增强产品的抗电磁干扰能力，使集成电路可以正常地工作。然而，此种作法除了增加产品设计的困难度外，也会增加产品制造的成本。
发明内容
有鉴于此，本发明提供一种具有时脉的电磁干扰保护日集成电路，通过在集成电路中增加时脉保护电路，以降低电磁干扰对时脉讯号的影响，提高电路的抗电磁干扰能力，使得产品设计更为容易，且可降低产品制造的成本。
为达上述及其它目的，本发明提供一种具有时脉的电磁干扰保护的集成电路。此具有时脉的电磁干扰保护的集成电路包括逻辑电路及时脉保护电路。其中，逻辑电路依据一时脉讯号的变化而工作，而时脉保护电路则耦接逻辑电路，用以接收一输入时脉，并将其高频的电磁干扰消除后，产生逻辑电路正常工作可接受的频率的时脉讯号，以供给逻辑电路正常工作。
在一实施例中，此具有时脉的电磁干扰保护的集成电路更包括时脉讯号产生电路，以产生输入至时脉保护电路的输入时脉。
在一实施例中，此具有时脉的电磁干扰保护的集成电路的时脉保护电路包括电阻器及电容器。电阻器的一端接收前述的输入时脉，另一端耦接逻辑电路，而电容器的一端耦接电阻器，另一端则接地。
在一实施例中，此具有时脉的电磁干扰保护的集成电路包括一分频器，其一端接收前述输入时脉，另一端耦接逻辑电路。
由上述的说明中可知，由于在本发明所提供的一种具有时脉的电磁干扰保护的集成电路中，已增加可降低电磁干扰对时脉讯号的影响，并可提高电路的抗电磁干扰能力的时脉保护电路，而无须于产品设计时，在印刷电路板的布局上付出额外之心力，或在印刷电路板上增加其它保护电路，故可使得产品设计更为容易，且可降低产品制造的成本。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特以较佳实施例，并配合附图，作详细说明。
图1显示根据本发明第一实施例的一种具有时脉的电磁干扰保护的集成电路；以及图2显示根据本发明第二实施例的一种具有时脉的电磁干扰保护的集成电路。
标号说明100、200具有时脉的电磁干扰保护之集成电路110、210逻辑电路120 时脉保护电路121 电阻器122 电容器130、230时脉讯号产生电路220 分频器具体实施方式
请参考图1所示，其为根据本发明第一实施例的一种具有时脉的电磁干扰保护的集成电路。如图所示，为了可以降低电磁干扰对时脉讯号的影响，提高电路的抗电磁干扰能力，因此，此具有时脉的电磁干扰保护的集成电路100除了具备集成电路所欲实现的例如是微控制器功能的逻辑电路110外，并应用包括电阻器121与电容器122的时脉保护电路120，以消除输入时脉Fi的高频的电磁干扰，产生逻辑电路110正常工作可接受的频率的时脉讯号Fo，以供给逻辑电路110正常工作。当然，如熟悉此技术者所知，输入时脉Fi可以是如图所示地由包含于此具有时脉的电磁干扰保护的集成电路100中的时脉讯号产生电路130所产生，也可以是由此具有时脉的电磁干扰保护的集成电路100外的震荡器(oscillator，未绘示)所产生。
此处，因逻辑电路110正常工作可接受的时脉讯号Fo的频率与输入时脉Fi的频率相同，故仅以包括电阻器121与电容器122的时脉保护电路120，以消除输入时脉Fi的高频毛刺，产生逻辑电路110正常工作可接受的时脉讯号Fo，以供给逻辑电路110正常工作。
其中，如图所示地，此包括电阻器121与电容器122的时脉保护电路120的耦接关系为电阻器121的一端接收时脉讯号产生电路130或外部震荡器所产生的输入时脉Fi，另一端耦接逻辑电路110，而电容器122的一端耦接电阻器121，另一端则接地。
请参考图2所示，其为根据本发明第二实施例的一种具有时脉的电磁干扰保护的集成电路。如图所示，为了可以降低电磁干扰对时脉讯号的影响，提高电路的抗电磁干扰能力，因此，此具有时脉的电磁干扰保护的集成电路200除了具备集成电路所欲实现的例如是微控制器功能的逻辑电路210外，并应用包括分频器220的时脉保护电路，以减低输入时脉Fi的高频的电磁干扰，产生逻辑电路210正常工作可接受的频率的时脉讯号Fo，以供给逻辑电路210正常工作。当然，如熟悉此技术者所知，输入时脉Fi同样可以是如图所示地由包含于此具有时脉的电磁干扰保护的集成电路200中的时脉讯号产生电路230所产生，也可以是由此具有时脉的电磁干扰保护的集成电路200外的震荡器(oscillator，未绘示)所产生。
此处，因逻辑电路210正常工作可接受的时脉讯号Fo的频率小于输入时脉Fi的频率，故以包括分频器220的时脉保护电路，来减低输入时脉Fi的高频电磁干扰，并将输入时脉Fi的频率除频，产生逻辑电路210正常工作可接受的频率的时脉讯号Fo，以供给逻辑电路210正常工作。其中，如图所示地分频器220的一端接收输入时脉Fi，另一端则耦接逻辑电路210。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围以权利要求书所界定者为准。
权利要求
1.一种具有时脉的电磁干扰保护的集成电路，其特征在于，包括一逻辑电路，该逻辑电路依据一时脉讯号的变化而工作；以及一时脉保护电路，耦接该逻辑电路，用以接收一输入时脉，并消减高频的电磁干扰，产生该逻辑电路正常工作可接受的频率的该时脉讯号。
2.如权利要求1所述的具有时脉的电磁干扰保护的集成电路，其特征在于，还包括一时脉讯号产生电路，以产生该输入时脉。
3.如权利要求1所述的具有时脉的电磁干扰保护的集成电路，其特征在于，该时脉保护电路包括一电阻器，该电阻器的一端接收该输入时脉，另一端耦接该逻辑电路；以及一电容器，该电容器的一端耦接该电阻器，另一端接地。
4.如权利要求1所述的具有时脉的电磁干扰保护的集成电路，其特征在于，该时脉保护电路包括一分频器，该分频器的一端接收该输入时脉，另一端耦接该逻辑电路。
5.如权利要求1所述的具有时脉的电磁干扰保护的集成电路，其特征在于，该逻辑电路为微控制器。
全文摘要
一种具有时脉的电磁干扰保护的集成电路，在集成电路中，应用一时脉保护电路，以降低电磁干扰对时脉讯号的影响，提高电路的抗电磁干扰能力，使得产品设计更为容易，且可降低产品制造的成本。
文档编号H01L27/00GK1571275SQ03150178
公开日2005年1月26日 申请日期2003年7月18日 优先权日2003年7月18日
发明者王晓艳 申请人:中颖电子(上海)有限公司