一种低电磁干扰的显示装置的制造方法
【专利摘要】本实用新型涉及电磁兼容技术领域，具体涉及一种低电磁干扰的显示装置，包括显示屏和显示屏驱动器，该显示屏驱动器发送时钟信号到显示屏中，还包括设置在显示屏和显示屏驱动器之间的展频电路，该显示屏驱动器通过展频电路将时钟信号发送到显示屏中，该展频电路包括：相位产生器，其包括一展频率，该相位产生器的输入端与显示屏驱动器的时钟源连接；相位调制器，该相位调制器的输出端与显示屏连接。本实用新型通过设计一种低电磁干扰的显示装置，在显示屏和显示屏驱动器之间设置一展频电路，将显示屏驱动器的时钟信号转换成电磁干扰低的展频时钟信号，从显示屏驱动器的时钟源头对EMI发射进行抑制，从而快速有效的解决显示装置的EMI发射问题。
【专利说明】
一种低电磁干扰的显示装置
技术领域
[0001]本实用新型涉及电磁兼容技术领域，具体涉及一种低电磁干扰的显示装置。
【背景技术】
[0002]随着电子产品智能化、高速化的发展，电磁兼容已经成为考核电子产品质量的一项重要指标。根据国际电子委员会标准IEC对电磁兼容的定义，其主要包括EMI(电磁发射)和EMS (电磁抗扰)两部分。
[0003]同时，随着显示装置朝着高清显示、大数据传输、高可靠性的趋势发展，显示装置的电磁发射问题势必会越来越严重，特别在显示数据传输方面，甚至影响显示装置整个电路的电磁环境。如图1所示，显示装置包括显示屏和显示屏驱动器，显示屏驱动器发送时钟信号到显示屏中，显示屏驱动器根据时钟信号发送相关的显示数据到显示屏中。
[0004]现有对于显示装置EMI抑制的方案主要包括屏蔽和滤波两种传统方式，但是上述方式会由于某些外部因素导致其抑制效果不理想，具体是:
[0005]1、采用屏蔽材料对显示装置可能产生电磁干扰的排线进行屏蔽，屏蔽材料虽然可以对电磁发射进行抑制，但由于排线屏蔽对生产工艺要求较高无法实现自动化生产，导致屏蔽效果的一致性差。
[0006]2、对电磁干扰电路进行滤波处理，减少EMI发射，但滤波电路的存在会改变重要信号的信号波形，如时钟信号的上升和下降沿时间，破坏时钟信号的信号完整性，影响系统工作的稳定性。
[0007]上述的传统整改手段虽然在一定程度上可以降低EMI发射，但由于其不是在时钟源头进行EMI抑制，因此需要花费大量时间对晶振时钟发射的传播路径进行排查，在EMI整改过程中耗费大量时间。
【实用新型内容】
[0008]本实用新型要解决的技术问题在于，针对现有技术的上述缺陷，提供一种低电磁干扰的显示装置，提高显示装置EMI的抑制效果。
[0009]本实用新型解决其技术问题所采用的技术方案是:提供一种低电磁干扰的显示装置，包括显示屏和显示屏驱动器，该显示屏驱动器发送时钟信号到显示屏中，还包括设置在显示屏和显示屏驱动器之间的展频电路，该显示屏驱动器通过展频电路将时钟信号发送到显示屏中，该展频电路包括:
[0010]相位产生器，其包括一展频率，该相位产生器的输入端与显示屏驱动器的时钟源连接，该相位产生器的输出端与相位调制器连接，该相位产生器将时钟信号源进行初步调制，产生具有相位差的调制时钟信号；
[0011]相位调制器，该相位调制器的输出端与显示屏连接，该相位调制器用于检测调制时钟信号的相位差值，同时确定调制周期，并使相位差值在调制周期中有序排列，产生展频时钟信号；
[0012]该显示屏驱动器根据展频时钟信号发送相关的显示数据到显示屏中。
[0013]其中，较佳方案是:该显示屏包括一时钟数据同步模块和显示数据接收模块，该显示数据接收模块分别与显示屏驱动器和时钟数据同步模块连接，该时钟数据同步模块与相位调制器连接，该显示数据接收模块根据展频时钟信号接收显示数据。
[0014]其中，较佳方案是:该显示屏还包括时钟信号接收模块和显示屏处理器，该时钟信号接收模块分别与相位调制器、显示屏处理器和时钟数据同步模块连接，该时钟信号接收模块接收展频时钟信号，并将展频时钟信号分别发送到显示屏处理器和时钟数据同步模块中，该显示屏处理器根据展频时钟信号工作。
[0015]其中，较佳方案是:该相位调制器包括一调制率模块，该调制率模块用于设置相位调制器的调制率，并在调制周期中，使相位差值按照调制率在最小和最大的差值之间周期性变换。
[0016]其中，较佳方案是:该展频电路还包括一展频率调节单元，其与相位产生器连接，该展频率调节单元用于设置相位产生器的展频率，提高电路兼容性。
[0017]其中，较佳方案是:该展频率调节单元包括一控制电路，该控制电路包括第一控制输入端和第二控制输入端。
[0018]其中，较佳方案是:该控制电路还包括与第一控制输入端连接的第一展频调节电阻，和与第二控制输入端连接的第二展频调节电阻。
[0019]其中，较佳方案是:该展频电路还包括一输出匹配单元，其置于相位调制器与显示屏之间，该输出匹配单元用于调节相位调制器输出幅值，提高电路兼容性。
[0020]其中，较佳方案是:该展频电路设置在显示屏驱动器中。
[0021]本实用新型的有益效果在于，与现有技术相比，本实用新型通过设计一种低电磁干扰的显示装置，在显示屏和显示屏驱动器之间设置一展频电路，将显示屏驱动器的时钟信号转换成电磁干扰低的展频时钟信号，从显示屏驱动器的时钟源头对EMI发射进行抑制，从而快速有效的解决显示装置的EMI发射问题，提高时钟源EMI的抑制效果，保持信号的完整性;同时，展频电路设置简单，结构简单，成本低。
【附图说明】
[0022]下面将结合附图及实施例对本实用新型作进一步说明，附图中:
[0023]图1是现有技术显示装置的电路连接图；
[0024]图2是本实用新型显示装置的结构框图；
[0025]图3是本实用新型显示屏的结构框图；
[0026]图4是本实用新型展频电路的结构框图；
[0027]图5是本实用新型展频电路的电路图；
[0028]图6是本实用新型时钟信号调制前的波形图；
[0029]图7是本实用新型时钟信号调制后的波形图；
[0030]图8是本实用新型时钟信号调制前的频谱图；
[0031 ]图9是本实用新型时钟信号调制后的频谱图；
【具体实施方式】
[0032]现结合附图，对本实用新型的较佳实施例作详细说明。
[0033]如图2所示，本实用新型提供一种显示装置的优选实施例。
[0034]一种低电磁干扰的显示装置，包括显示屏20、显示屏驱动器10和展频电路30，该展频电路30包括相位产生器31和相位调制器32。
[0035]其中，显示屏驱动器10发送时钟信号到显示屏20，展频电路30设置在显示屏20和显示屏驱动器10之间，显示屏驱动器10通过展频电路30将时钟信号发送到显示屏20;相位产生器31的输入端与显示屏驱动器10的时钟源连接，其输出端与相位调制器32连接;相位调制器32的输出端与显示屏20连接。
[0036]进一步的，显示屏驱动器10根据展频时钟信号发送相关的显示数据到显示屏20中。其中，显示数据包括24条RGB数据，显示屏驱动器10根据展频时钟信号发送相关的RGB数据到显示屏20中，显示屏20根据接收的显示数据实现显示。
[0037]在本实施例中，显示屏驱动器10用于处理相关数据信号，并用于控制显示屏20工作，如显示屏驱动器10将自身的时钟信号发送到显示屏20上，为显示屏20提供相应的时钟信号，同时传输显示数据到显示屏20中。
[0038]在本实施例中，显示屏20用于接收来自显示屏驱动器10的显示数据以及时钟信号，根据显示数据实现显示功能，同时根据时钟信号进行相应的功能操作；同时，显示屏包括一时钟数据同步模块21和显示数据接收模块22，显示数据接收模块22分别与显示屏驱动器10和时钟数据同步模块21连接，时钟数据同步模块21与相位调制器32连接，显示数据接收模块22根据展频时钟信号接收显示数据。
[0039]显示屏驱动器10发送到显示屏20的时钟信号是辐射源头，会产生大量的电磁干扰，故在本实用新型中，对时钟信号进行展频调制，即通过展频电路30对时钟信号进行调制，形成电磁干扰较低的时钟信号；同时，由于显示器本身工作时钟信号是依靠显示屏驱动器10发送的时钟信号，故也能对显示屏20的工作时钟信号进行调制。
[0040]如图3所示，本实用新型提供一种显示屏的较佳方案。
[0041]显示屏20还包括时钟信号接收模块23和显示屏处理器24，时钟信号接收模块23分别与相位调制器32、显示屏处理器24和时钟数据同步模块21连接，时钟信号接收模块23接收展频时钟信号，并将展频时钟信号分别发送到显示屏处理器24和时钟数据同步模块21中，显示屏处理器10根据展频时钟信号工作。
[0042]进一步的，时钟信号接收模块23、显示屏处理器24和时钟数据同步模块21均设置在同一电路芯片或同一电路板上，使电路结构集成设计，减少电路板的占用空间。
[0043 ]如图4和图5所示，本实用新型提供一种展频电路的较佳实施例。
[0044]展频电路30包括相位产生器31和相位调制器32，相位产生器31的输入端与显示屏驱动器10的时钟源连接，相位产生器31的输出端与相位调制器32连接，相位产生器31的展频率控制端或展频率输入端与展频率调节单元34连接，相位调制器32的输出端与显示屏20连接。
[0045]具体地，相位产生器31根据已设展频率，将接收到的时钟信号进行初步调制，产生具有相位差的调制时钟信号，并输出到相位调制器32中；相位调制器32接收相位产生器31输出的调制时钟信号，并检测调制时钟信号的相位差值，同时确定调制周期，并使相位差值在调制周期中有序排列，产生展频时钟信号。
[0046]进一步地，展频电路30还包括一演算单元，其用于计算出调制周期，演算单元与相位调制器32连接，其中，调制周期是展频时钟信号的周期。
[0047]本实施例中，相位产生器31与展频率调节单元34的工作方式包括两种:
[0048]1、相位产生器31的展频率由展频率调节单元34提供，故相位产生器31包括一展频率输入端，展频率调节单元34通过展频率输入端与相位产生器31连接，用于设置相位产生器31的内部展频率，具体为:相位调制器32包括一调制率模块36，调制率模块36用于设置相位调制器32的调制率，并在调制周期中，使相位差值按照调制率在最小和最大的差值之间线性变换；
[0049]2、相位产生器31内部产生展频率，故相位产生器31包括一展频率控制端，展频率调节单元34通过展频率控制端与相位产生器31连接，用于设置相位产生器31的内部展频率。
[0050]根据上述相位产生器31与展频率调节单元34第二种方式，可知，展频率调节单元34包括控制电路35，控制电路35包括第一控制输入端和第二控制输入端。其中，控制电路35还包括与第一控制输入端连接的第一展频调节电阻，和与第二控制输入端连接的第二展频调节电阻。
[0051 ] 具体地，并参考图5，展频电路30包括一主1C，主IC的引脚6和引脚7与主IC内部的展频率调节单元34连接(图5未显示)，主IC的引脚6和引脚7有与主IC外部的控制电路35连接，控制电路35包括与引脚6连接的电阻R2、与电阻R2连接的第一控制输入端(图5中接地，即输入低电平)，还包括与引脚7连接的电阻R5、电阻R6、与电阻R6连接的第二控制输入端(图5中接电源，即输入高电平)，其中，电阻R5与第一控制输入端连接。
[0052]其中，主IC的引脚I与显示屏驱动器10的MCLK引脚连接，用于将显示屏驱动器10的时钟信号传送到主IC中。在图5中，显示屏驱动器10还将RGB数据和八路显示数据发送到显示屏20。
[0053]其中，第一控制输入端和第二控制输入端分别连接低电平或高电平，在本实施例中(其中，第一控制输入端简称SS0，第二控制输入端简称SSl，电阻R2、电阻R5和电阻R6均为100欧)，根据不同的连接方式，其展频率调节的大小不一样，包括四种连接方式:
[0054]1、SSO接低电平、SSl接低电平时，峰峰值为53KHz，误差为0.11%，在晶振频率为49.5MHz时，时钟信号的EMI峰值下降能量12dBm;
[0055]2、SS0接高电平、SSl接低电平时，峰峰值为1lKHz，误差为0.21%，在晶振频率为49.5MHz时，时钟信号的EMI峰值下降能量12.8dBm；
[0056]3、550接低电平、551接高电平时，峰峰值为1381(取，误差为0.29%，在晶振频率为49.5MHz时，时钟信号的EMI峰值下降能量16.4dBm；
[0057]4、330接高电平、331接高电平时，峰峰值为17110^，误差为0.36%，在晶振频率为49.5MHz时，时钟信号的EMI峰值下降能量17.2dBm。
[0058]其中，电阻R2为第一展频调节电阻，电阻R5和电阻R6为第二展频调节电阻，在第一控制输入端和第二控制输入端输入高低电平已确定下，通过调节第一展频调节电阻或第二展频调节电阻，即调节电阻R2、电阻R5和电阻R6的大小，也可调节展频率的大小。
[0059]值得一提的是，展频率调节单元34的展频率越高，其抑制效果越好，同时，展频率越高，相应处理器检测识别时钟源的准确性就越低。
[0060]进一步地，展频电路30还包括输出匹配单元33，输出匹配单元33设置在相位调制器32和显示屏20之间，输出匹配单元33与显示屏20的MCLKl引脚连接。具体地，并参考图5，输出匹配单元50包括相互并联的电阻R3和电阻R7，电阻R3的一端接入主IC的引脚5，主IC通过引脚5输出调制后的时钟信号，电阻R3的另一端与显示屏20的MCLKl引脚连接，电阻R7的一端接地。
[0061]进一步地，展频电路30还包括使能控制单元，用于控制展频电路30的开关。
[0062]如图6、图7、图8和图9所示，本实用新型提供展频电路的工作原理的较佳实施例。
[0063]本展频电路30通过对显示屏驱动器10时钟源的时钟信号频率进行调制，包括相位产生器31将时钟信号调制成具有相位差(无序)的调制时钟信号，相位调制器32再将调制时钟信号具有正负摆动变化(有序)的展频时钟信号。其调制前后时钟信号波形具体参考如图6和图7，图6是是调制前的时钟信号的波形图，其为周期性信号，频率固定，图7是调制后的展频时钟信号的波形图，具有正负摆动变化，通过展频率调节单元34，可对调制后的时钟信号进行展频率调节。
[0064]根据周期信号及非周期信号的傅里叶变化公式可得出，周期性信号的频谱如图8所示，非周期性信号的频谱如图9所示。展频电路30将时钟信号的能量扩展到一个具有多个旁波带的频谱范围，基波及其谐波的能量都会有效的降低。
[0065]具体参考图9，Eo是调制前的时钟信号的能量，E()SS是调制后的时钟信号的基波能量，其谐波的能量均低于基波的能量。其中，A f为调制宽度，fM为调制率，Δ E为调制后基波下降的能量，即被抑制的能量。
[0066]本实用新型提供一种产生展频时钟信号的方法的较佳实施例。
[0067]—种产生展频时钟信号的方法，包括步骤:
[0068]S1、设置展频率；
[0069]S2、根据展频率将接收到的时钟信号进行相位调制，降低时钟信号基波和时钟信号谐波的信号频谱幅值，并输出展频时钟信号。
[0070]其中，展频率调节单元34用于设置展频电路30的展频率，提高电路兼容性;展频电路30根据展频率将时钟信号进行相位调制，用于抑制显示屏驱动器10的时钟源的EMI发射。
[0071]进一步地，在步骤SI中还包括步骤:
[0072]S21、根据展频率，将时钟信号进行初步调制，产生具有相位差的调制时钟信号；
[0073]S22、检测调制时钟信号的相位差值，同时确定调制周期，并使相位差值在调制周期中有序排列，产生展频时钟信号。
[0074]其中，相位产生器31根据已设展频率，将接收到的时钟信号进行初步调制；相位调制器32接收相位产生器31输出的调制时钟信号，产生展频时钟信号。
[0075]具体地，在步骤S21中有序排列的方式是:设置调制率，并在调制周期中，使相位差值按照调制率在最小和最大的差值之间线性变换。
[0076]以上所述者，仅为本实用新型最佳实施例而已，并非用于限制本实用新型的范围，凡依本实用新型申请专利范围所作的等效变化或修饰，皆为本实用新型所涵盖。
【主权项】
1.一种低电磁干扰的显示装置，包括显示屏和显示屏驱动器，该显示屏驱动器发送时钟信号到显示屏中，其特征在于，还包括设置在显示屏和显示屏驱动器之间的展频电路，该显示屏驱动器通过展频电路将时钟信号发送到显示屏中，该展频电路包括: 相位产生器，其包括一展频率，该相位产生器的输入端与显示屏驱动器的时钟源连接，该相位产生器的输出端与相位调制器连接，该相位产生器将时钟信号源进行初步调制，产生具有相位差的调制时钟信号； 相位调制器，该相位调制器的输出端与显示屏连接，该相位调制器用于检测调制时钟信号的相位差值，同时确定调制周期，并使相位差值在调制周期中有序排列，产生展频时钟信号； 该显示屏驱动器根据展频时钟信号发送相关的显示数据到显示屏中。2.根据权利要求1所述的显示装置，其特征在于:该显示屏包括一时钟数据同步模块和显示数据接收模块，该显示数据接收模块分别与显示屏驱动器和时钟数据同步模块连接，该时钟数据同步模块与相位调制器连接，该显示数据接收模块根据展频时钟信号接收显示数据。3.根据权利要求2所述的显示装置，其特征在于:该显示屏还包括时钟信号接收模块和显示屏处理器，该时钟信号接收模块分别与相位调制器、显示屏处理器和时钟数据同步模块连接，该时钟信号接收模块接收展频时钟信号，并将展频时钟信号分别发送到显示屏处理器和时钟数据同步模块中，该显示屏处理器根据展频时钟信号工作。4.根据权利要求1所述的显示装置，其特征在于:该相位调制器包括一调制率模块，该调制率模块用于设置相位调制器的调制率，并在调制周期中，使相位差值按照调制率在最小和最大的差值之间周期性变换。5.根据权利要求1所述的显示装置，其特征在于:该展频电路还包括一展频率调节单元，其与相位产生器连接，该展频率调节单元用于设置相位产生器的展频率，提高电路兼容性。6.根据权利要求5所述的显示装置，其特征在于:该展频率调节单元包括一控制电路，该控制电路包括第一控制输入端和第二控制输入端。7.根据权利要求6所述的显示装置，其特征在于:该控制电路还包括与第一控制输入端连接的第一展频调节电阻，和与第二控制输入端连接的第二展频调节电阻。8.根据权利要求1所述的显示装置，其特征在于:该展频电路还包括一输出匹配单元，其置于相位调制器与显示屏之间，该输出匹配单元用于调节相位调制器输出幅值，提高电路兼容性。9.根据权利要求1所述的显示装置，其特征在于:该展频电路设置在显示屏驱动器中。
【文档编号】G09G5/00GK205451752SQ201521133430
【公开日】2016年8月10日
【申请日】2015年12月30日
【发明人】杨晔龙, 张小林, 卓志达, 李义君
【申请人】深圳市韬略科技有限公司