降低电磁干扰装置的制造方法
【技术领域】
[0001]本实用新型涉及电磁干扰技术，尤其涉及到在开关状态时的电磁干扰调节装置。
【背景技术】
[0002]在开关电源系统中，功率管和同步管的导通时会引起高电压的过冲电压，过冲电压会产生系统的电磁干扰，为此设置了降低电磁干扰的调节装置。
【发明内容】
[0003]本实用新型旨在解决现有技术的不足，提供一种降低在驱动功率管和同步管时的电磁干扰装置。
[0004]降低电磁干扰装置，包括误差放大器、脉宽调制电路、第一 PMOS管、第一 NMOS管、第一电容、第二 PMOS管、第二 NMOS管、第二电容、功率管、同步管、储能电感、滤波电容、第一电阻和第二电阻:
[0005]所述误差放大器是对经过所述第一电阻和所述第二电阻分压产生的反馈电压和基准电压VREF的差值进行放大；
[0006]所述脉宽调制电路是根据所述误差放大器产生出的电压的大小产生出脉宽调制信号;
[0007]所述第一 PMOS管和所述第一 NMOS管接成反相器驱动所述功率管；
[0008]所述第二 PMOS管和所述第二 NMOS管接成反相器驱动所述同步管；
[0009]所述第一电容是为了减小当所述第一 PMOS管导通时电源VCC通过所述第一 PMOS管的源漏之间对所述功率管栅极的冲击，有所述第一电容的存在，会使得所述功率管的栅极电压会慢慢上升，这样就不会对所述功率管的栅极造成损坏；
[0010]所述第二电容是为了减小当所述第二 PMOS管导通时电源VCC通过所述第二 PMOS管的源漏之间对所述同步管栅极的冲击，有所述第二电容的存在，会使得所述同步管的栅极电压会慢慢上升，这样就不会对所述同步管的栅极进行损坏；
[0011]所述功率管是对所述储能电感进行储能，并输出电流；
[0012]所述同步管是为了所述储能电感111续流；
[0013]所述储能电感是对所述功率管流过的电流进行储能，对所述同步管流过的电流进行续流；
[0014]所述滤波电容对所述储能电感输出的电压进行滤波产生直流电压；
[0015]所述第一电阻和所述第二电阻组成分压反馈电阻是对输出电压进行分压反馈给所述误差放大器；
[0016]所述误差放大器的负输入端接所述第一电阻的一端和所述第二电阻的一端，正输入端接基准电压VREF，输出端接所述脉宽调制电路；
[0017]所述脉宽调制电路输入端接所述误差放大器的输出端，一输出端接所述第一 PMOS管的栅极和所述第一 NMOS管的栅极，另一输出端接所述第二 PMOS管的栅极和所述第二NMOS管的栅极；
[0018]所述第一 PMOS管和所述第一 NMOS管接成反相器的输入端接所述脉宽调制电路的一输出端，输出端接所述第一电容的一端和所述功率管的栅极；
[0019]所述第二 PMOS管和所述第二 NMOS管接成反相器的输入端接所述脉宽调制电路的另一输出端，输出端接所述第二电容的一端和所述同步管的栅极；
[0020]所述功率管的栅极接所述第一 PMOS管和所述第一 NMOS管接成反相器的输出端和所述第一电容的一端，源极接输入电源VCC，漏极接所述第一电容的另一端和所述储能电感的一端和所述同步管的漏极；
[0021]所述同步管的栅极接所述第二 PMOS管和所述第二 NMOS管接成反相器的输出端和所述第二电容的一端，漏极接所述功率管的漏极和所述储能电感的一端，源极和所述第二电容接在一起再接地；
[0022]所述储能电感的一端接所述第一电容的一端和所述功率管的漏极和所述同步管的漏极，另一端为装置的输出端和所述滤波电容的一端和所述第一电阻的一端，所述滤波电容的另一端接地；
[0023]所述第一电阻的一端接装置的输出端和所述储能电感的一端和所述滤波电容的一端，另一端接所述第二电阻的一端和所述误差放大器的负输入端，所述第二电阻的另一端接地。
[0024]上电后，输入电源VCC通过所述功率管向所述储能电感输出电流，输出电压VOUT经过所述第一电阻和所述第二电阻分压得到的反馈电压与基准电压VREF经所述误差放大器放大得到的误差电压信号决定所述脉宽调制电路输出的脉冲的占空比，从而决定电感电流；反馈电压的变化将通过所述误差放大器引起驱动所述功率管信号占空比的变化，从而控制所述功率管的导通和截止时间以达到稳压的目的。
[0025]当所述第一 PMOS管的栅极为低电平时，电源VCC通过所述第一 PMOS管的源漏之间对所述功率管栅极进行驱动，在所述第一 PMOS管导通时，首先对所述第一电容进行充电，由于电容电压不会突变，所述功率管的栅极电压就不会有突变情况，也就是不会对所述功率管的栅极进行冲击，会使得所述功率管的栅极电压上升时间增加，不会有高电压脉冲的出现，也就降低了电磁干扰；同理，当所述第二 PMOS管的栅极为低电平时，电源VCC通过所述第二 PMOS管的源漏之间对所述同步管栅极进行驱动，在所述第二 PMOS管导通时，首先对所述第二电容进行充电，由于电容电压不会突变，所述同步管的栅极电压就不会有突变情况，也就是不会对所述同步管的栅极进行冲击，会使得所述同步管的栅极电压上升时间增加，不会有高电压脉冲的出现，也就降低了电磁干扰。
【附图说明】
[0026]图1为本实用新型的降低电磁干扰装置的电路图。
【具体实施方式】
[0027]以下结合附图对本【实用新型内容】进一步说明。
[0028]降低电磁干扰装置，如图1所示，包括误差放大器101、脉宽调制电路102、第一PMOS 管 103、第一 NMOS 管 104、第一电容 105、第二 PMOS 管 106、第二 NMOS 管 107、第二电容108、功率管109、同步管110、储能电感111、滤波电容112、第一电阻113和第二电阻114:
[0029]所述误差放大器101是对经过所述第一电阻113和所述第二电阻114分压产生的反馈电压和基准电压VREF的差值进行放大；
[0030]所述脉宽调制电路102是根据所述误差放大器101产生出的电压的大小产生出脉宽调制信号；
[0031 ] 所述第一 PMOS管103和所述第一 NMOS管104接成反相器驱动所述功率管109 ；
[0032]所述第二 PMOS管106和所述第二 NMOS管107接成反相器驱动所述同步管110 ；
[0033]所述第一电容105是为了减小当所述第一 PMOS管103导通时电源VCC通过所述第一 PMOS管103的源漏之间对所述功率管109栅极的冲击，有所述第一电容105的存在，会使得所述功率管109的栅极电压会慢慢上升，这样就不会对所述功率管109的栅极造成损坏；
[0034]所述第二电容108是为了减小当所述