第二 PMOS管106导通时电源VCC通过所述第二 PMOS管106的源漏之间对所述同步管110栅极的冲击，有所述第二电容108的存在，会使得所述同步管110的栅极电压会慢慢上升，这样就不会对所述同步管110的栅极进行损坏；
[0035]所述功率管109是对所述储能电感111进行储能，并输出电流；
[0036]所述同步管110是为了所述储能电感111续流；
[0037]所述储能电感111是对所述功率管109流过的电流进行储能，对所述同步管110流过的电流进行续流；
[0038]所述滤波电容112对所述储能电感111输出的电压进行滤波产生直流电压；
[0039]所述第一电阻113和所述第二电阻114组成分压反馈电阻是对输出电压进行分压反馈给所述误差放大器101;
[0040]所述误差放大器101的负输入端接所述第一电阻113的一端和所述第二电阻114的一端，正输入端接基准电压VREF，输出端接所述脉宽调制电路102 ；
[0041]所述脉宽调制电路102输入端接所述误差放大器101的输出端，一输出端接所述第一 PMOS管103的栅极和所述第一 NMOS管104的栅极，另一输出端接所述第二 PMOS管106的栅极和所述第二 NMOS管107的栅极；
[0042]所述第一 PMOS管103和所述第一 NMOS管104接成反相器的输入端接所述脉宽调制电路102的一输出端，输出端接所述第一电容105的一端和所述功率管109的栅极；
[0043]所述第二 PMOS管106和所述第二 NMOS管107接成反相器的输入端接所述脉宽调制电路102的另一输出端，输出端接所述第二电容108的一端和所述同步管110的栅极；
[0044]所述功率管109的栅极接所述第一 PMOS管103和所述第一 NMOS管104接成反相器的输出端和所述第一电容105的一端，源极接输入电源VCC，漏极接所述第一电容105的另一端和所述储能电感111的一端和所述同步管110的漏极；
[0045]所述同步管110的栅极接所述第二 PMOS管106和所述第二 NMOS管107接成反相器的输出端和所述第二电容108的一端，漏极接所述功率管109的漏极和所述储能电感111的一端，源极和所述第二电容108接在一起再接地；
[0046]所述储能电感111的一端接所述第一电容105的一端和所述功率管109的漏极和所述同步管110的漏极，另一端为装置的输出端和所述滤波电容112的一端和所述第一电阻113的一端，所述滤波电容116的另一端接地；
[0047]所述第一电阻113的一端接装置的输出端和所述储能电感111的一端和所述滤波电容112的一端，另一端接所述第二电阻114的一端和所述误差放大器101的负输入端，所述第二电阻114的另一端接地。
[0048]上电后，输入电源VCC通过所述功率管109向所述储能电感111输出电流，输出电压VOUT经过所述第一电阻113和所述第二电阻114分压得到的反馈电压与基准电压VREF经所述误差放大器101放大得到的误差电压信号决定所述脉宽调制电路102输出的脉冲的占空比，从而决定电感电流；反馈电压的变化将通过所述误差放大器101引起驱动所述功率管109信号占空比的变化，从而控制所述功率管109的导通和截止时间以达到稳压的目的。
[0049]当所述第一 PMOS管103的栅极为低电平时，电源VCC通过所述第一 PMOS管103的源漏之间对所述功率管109栅极进行驱动，在所述第一 PMOS管103导通时，首先对所述第一电容105进行充电，由于电容电压不会突变，所述功率管109的栅极电压就不会有突变情况，也就是不会对所述功率管109的栅极进行冲击，会使得所述功率管109的栅极电压上升时间增加，不会有高电压脉冲的出现，也就降低了电磁干扰；同理，当所述第二 PMOS管106的栅极为低电平时，电源VCC通过所述第二 PMOS管106的源漏之间对所述同步管110栅极进行驱动，在所述第二 PMOS管106导通时，首先对所述第二电容108进行充电，由于电容电压不会突变，所述同步管110的栅极电压就不会有突变情况，也就是不会对所述同步管110的栅极进行冲击，会使得所述同步管110的栅极电压上升时间增加，不会有高电压脉冲的出现，也就降低了电磁干扰。
【主权项】
1.降低电磁干扰装置，其特征在于，包括误差放大器、脉宽调制电路、第一 PMOS管、第一 NMOS管、第一电容、第二 PMOS管、第二 NMOS管、第二电容、功率管、同步管、储能电感、滤波电容、第一电阻和第二电阻: 所述误差放大器的负输入端接所述第一电阻的一端和所述第二电阻的一端，正输入端接基准电压VREF，输出端接所述脉宽调制电路； 所述脉宽调制电路输入端接所述误差放大器的输出端，一输出端接所述第一 PMOS管的栅极和所述第一 NMOS管的栅极，另一输出端接所述第二 PMOS管的栅极和所述第二 NMOS管的栅极； 所述第一 PMOS管和所述第一 NMOS管接成反相器的输入端接所述脉宽调制电路的一输出端，输出端接所述第一电容的一端和所述功率管的栅极； 所述第二 PMOS管和所述第二 NMOS管接成反相器的输入端接所述脉宽调制电路的另一输出端，输出端接所述第二电容的一端和所述同步管的栅极； 所述功率管的栅极接所述第一 PMOS管和所述第一 NMOS管接成反相器的输出端和所述第一电容的一端，源极接输入电源VCC，漏极接所述第一电容的另一端和所述储能电感的一端和所述同步管的漏极； 所述同步管的栅极接所述第二 PMOS管和所述第二 NMOS管接成反相器的输出端和所述第二电容的一端，漏极接所述功率管的漏极和所述储能电感的一端，源极和所述第二电容接在一起再接地； 所述储能电感的一端接所述第一电容的一端和所述功率管的漏极和所述同步管的漏极，另一端为装置的输出端和所述滤波电容的一端和所述第一电阻的一端，所述滤波电容的另一端接地； 所述第一电阻的一端接装置的输出端和所述储能电感的一端和所述滤波电容的一端，另一端接所述第二电阻的一端和所述误差放大器的负输入端，所述第二电阻的另一端接地。
【专利摘要】本实用新型公开了一种降低电磁干扰装置。降低电磁干扰装置包括误差放大器、脉宽调制电路、第一PMOS管、第一NMOS管、第一电容、第二PMOS管、第二NMOS管、第二电容、功率管、同步管、储能电感、滤波电容、第一电阻和第二电阻。利用本实用新型提供的降低电磁干扰装置可以降低在驱动功率管和同步管时的电磁干扰。
【IPC分类】H02M1-44
【公开号】CN204559389
【申请号】CN201520303422
【发明人】王文建
【申请人】杭州宽福科技有限公司
【公开日】2015年8月12日
【申请日】2015年5月8日