专利名称：芯片电阻器、其制造方法以及该制造方法中使用的框架的制作方法
技术领域：
本发明涉及芯片电阻器，其制造方法以及该制造方法中使用的框架。
背景技术：
作为现有的芯片电阻器之一例，有如图37中所示者(参照例如特开2002-57009号公报)。图示的芯片电阻器B具有在金属制的芯片状的电阻体90的下面90b上设置一对电极91的构成。这一对电极91隔着空隙部93相互隔开。在各电极91的下表面，作为用来改善安装时的锡焊性的手段，形成焊锡层92。
该芯片电阻器B通过图38A～图38E中所示的方法来制造。首先，如图38A中所示，作为电阻体90和电极91的材料，准备两张金属板90′、91′，如图38B中所示，把金属板91′重合接合于金属板90′的下表面。接着，如图38C中所示，通过机械加工切削金属板91′的一部分，形成空隙部93。然后，如图38D中所示，在金属板91′的下表面上形成焊锡层92′后，如图38E中所示，切断金属板90′、91′。借此，制造芯片电阻器B。
但是，在上述现有技术中，存在着以下的问题。
第一，电阻体90的下面90b的一对电极91间的区域，或电阻体90的各侧面90c，没有绝缘保护。因此，在利用锡焊把芯片电阻器B面安装于想要部位时，从各电极91的下方突出的焊锡的一部分有时附着于电阻体90的下面90b或各侧面90c。由于发生这种事态，所以电阻值中产生很大的误差，利用芯片电阻器B所构成的电气电路的规格中产生偏差。这种问题，在谋求芯片电阻器B的低电阻化，减小电阻值的误差的必要性越高就变得越深刻。
第二，在上述现有技术的制造方法中，一系列的制造作业是烦杂的，存在着芯片电阻器的生产率差这样的问题。更具体地说，在现有技术中，通过机械加工来形成空隙部93。此外，在该加工之际，不得不高精度地精加工一对电极91间的尺寸Sb。因此，上述加工有必要相当慎重地进行，芯片电阻器B的生产率变差。进而，在上述现有技术中，因为经过切削加工制造芯片电阻器B，故还发生起因于该切削加工精度的电极间电阻值的误差。
第三，在把芯片电阻器装入想要的电路的情况下，进行该芯片电阻器的安装是否适当的检查。在该情况下，优选是通过从外部的观察进行芯片电阻器是否适当地焊接的判断。因此，优选是安装中所用的焊锡的一部分形成为附着于芯片电阻器的电阻体的端面的焊脚(fillet)。这样一来，可以判断在确认焊脚的存在时，芯片电阻器的安装适当的可能性高，此外相反在无法确认焊脚的存在时，芯片电阻器的安装不适当的可能性高。与此相对照，在上述现有技术中，虽然在各电极91的下面上形成焊锡层92，但是仅靠设置该焊锡层92有时形成焊脚是困难的。虽然在通过回流(reflow)焊的方法把芯片电阻器B面安装于想要部位之际，各电极91的成为接合对象的部分上预先涂布了焊膏，但是如果是其涂布量不足的情况，则不能形成适当的焊脚。因而，在上述现有技术中，通过焊脚的有无来判断芯片电阻器B的面安装是否适当是困难的、不便的。此外，在上述现有技术中，由于未形成焊脚，有时在锡焊的接合强度中产生不足。
第四，芯片电阻器B在一对电极91并排的方向上各电极91的宽度Sa成为比较大者。因而，在使测定探头接触于一对电极91而测定电阻值的情况下，使测定探头接触于一对电极91的各个的内侧缘部91a的情况下的电阻值Ra，与接触于外侧缘部91b的情况下的电阻值Rb之差也增大。由于像这样使测定探头接触于各电极91的某个部分致使电阻值大不相同，所以在使用芯片电阻器B的情况下，通过其使用方法而在电阻值上发生很大偏差，是不好的。更具体地说，例如在利用锡焊把芯片电阻器B面安装于想要部位的情况下，上述焊锡不是对各电极91的下面整个区域紧密接触，例如有时仅偏接触于靠近各电极91的内侧缘部91a附近部分。与此相反，也有时上述焊锡仅偏接触于靠近各电极91的下面的外侧缘部91b附近部分。在上述现有技术中，在这类情况下电阻值中发生很大偏差。在令芯片电阻器B为例如10mΩ以下的低电阻的情况下，即使使上述电阻值Ra与电阻值Rb之差很小，如果与芯片电阻器B的总体的电阻值相比，其差的比率也非常之大。因而，越谋求芯片电阻器B的低电阻化，上述问题变得越深刻。
作为抑制上述四个问题的手段，可以考虑例如加大各电极91的厚度，减小各电极91本身的电阻的手段。但是，如果用这种手段，则除了芯片电阻器B的总体的厚度加大外，形成空隙部93时的金属板91′的切削量增多，招致芯片电阻器B的制造成本升高这样的问题。
发明内容
本发明的目的在于提供一种能够解决或者抑制上述问题的芯片电阻器及其制造方法。本发明的另一个目的在于提供一种适合于这种芯片电阻器的制造的框架。
由本发明的第1方面所提供的芯片电阻器，备有具有在厚度方向上隔着间隔的表背面和在宽度方向上隔着间隔并在一定方向上延伸的一对侧面的芯片状的电阻体；和在该电阻体的背面上在所述一定方向上隔着间隔并排地设置的多个电极，其特征在于，具有覆盖所述电阻体的背面中所述多个电极间的区域的第一绝缘层；和覆盖所述电阻体的所述一对侧面的第二绝缘层。
优选是，根据本发明的芯片电阻器，还备有覆盖所述电阻体的表面的第三绝缘层。
优选是，所述第一至第三绝缘层当中，至少两个绝缘层为同一材质。
优选是，所述各电极的厚度大于所述第一绝缘层的厚度。
优选是，设置两对以上的电极作为所述多个电极。
优选是，所述电阻体具有在所述一定方向上隔开间隔的一对端面，在所述各端面上形成焊锡层。
优选是，所述多个电极设置成离开所述电阻体的背面的所述一定方向的端缘。
由本发明的第2方面所提供的芯片电阻器的制造方法，其特征在于，包括制作棒状的电阻器集合体的工序，该电阻器集合体在棒状的电阻体材料的背面，在该电阻体材料的纵长方向上设有隔着间隔并排的多个电极，并且所述背面的所述多个电极间区域和所述电阻体材料的一对侧面由第一和第二绝缘层所覆盖；和通过在其纵长方向的多个部位切断所述电阻器集合体，分割成多个芯片电阻器的工序。
优选是，制作所述棒状的电阻器集合体的工序包括在设置在作为电阻体材料的平板的单面上形成图形后的绝缘层与成为所述各电极的导电层后，把所述平板分割成所述棒状的电阻体材料的工序；和在所述棒状的电阻体材料的一对侧面上形成绝缘层的工序。
优选是，所述制作棒状的电阻器集合体的工序包括在作为电阻体材料的平板的单面上图形形成绝缘层后，把所述平板分割成所述棒状的电阻体材料的工序；和在所述棒状的电阻体材料的一对侧面上形成绝缘层，并且在形成所述图形形成后的绝缘层的面上形成多个电极的工序。
优选是，根据本发明的芯片电阻器的制造方法，还包括在将所述把电阻器集合体分割成多个芯片电阻器前，形成覆盖所述电阻体材料的表面的第三绝缘层的工序。
由本发明的第3方面所提供的芯片电阻器的制造方法，其特征在于，包括制作棒状的电阻器集合体的工序，该电阻器集合体在棒状的电阻体材料的背面上，设有在该电阻体材料的纵长方向上隔着间隔并排的多个电极和覆盖这些多个电极间区域的第一绝缘层；通过在其纵长方向的多个部位切断所述电阻器集合体，分割成电阻体的侧面露出的多个芯片电阻器的工序；以及在这些多个芯片电阻器的各电阻体的侧面上形成第二绝缘层的工序。
由本发明的第4方面所提供的芯片电阻器的制造方法，其特征在于，包括准备由备有具有表背面和一对侧面而在一定方向上延伸的多个板状部、和支持这些多个板状部的支持部的导电性构件组成的框架；在所述各板状部的表背面的某一方上形成在所述一定方向上隔着间隔并排的多个电极和位于这些多个电极间区域的第一绝缘层，并且在所述各板状部的一对侧面上形成第二绝缘层，由此制作多个棒状的电阻器集合体的工序；和以使所述各板状部为多个芯片状的电阻体的方式，把所述各电阻器集合体分割成多个芯片电阻器的工序。
优选是，所述在各板状部的一对侧面上形成第二绝缘层的工序，通过使所述各板状部与所述框架的支持部的连接部扭转变形，从而在使所述各板状部绕着在其纵长方向上延伸的轴线旋转的状态下进行。
优选是，作为所述框架，使用所述连接部比所述板状部宽度窄地形成的框架。
优选是，还包括在所述电阻器集合体分割成多个芯片电阻器前，在所述各板状部的表背面中形成所述第一绝缘层的面的对峙面上，形成第三绝缘层的工序。
优选是，所述制作棒状的电阻器集合体的工序包括在所述各板状部上形成所述第一至第三绝缘层后，通过电镀处理形成所述多个电极的工序。
由本发明的第5方面所提供的框架，由备有具有表背面和一对侧面并在一定方向上延伸的多个板状部、和支持这些多个板状部的支持部的导电性构件组成，其特征在于，所述各板状部与所述支持部的连接部形成为比所述板状部宽度窄。
优选是，所述支持部为框状，所述各板状部的纵长方向的两端部的各个通过所述连接部由所述支持部支持。
由本发明的第6方面所提供的芯片电阻器，备有具有在厚度方向上隔开间隔的表背面和在与厚度方向交叉的一定方向上隔开间隔的一对端面的芯片电阻体；和在所述一定方向上隔开间隔地设在所述电阻体的背面上的多个电极，其特征在于，在所述电阻体的所述各端面上，形成焊锡层。
优选是，所述焊锡层覆盖所述各端面的整体。
优选是，还备有覆盖所述电阻体的所述背面中所述多个电极间区域的第一绝缘层。
优选是，在所述各电极上叠层地形成与所述焊锡层一体和分体的任一种的焊锡层。
由本发明的第7方面所提供的芯片电阻器的制造方法，其特征在于，包括制作棒状的电阻器集合体的工序，该电阻器集合体在棒状的电阻体材料的表背的某个单面上，设有在该电阻体材料的短方向上隔着间隔并排的多个电极形成用的导电层，并且在所述电阻体材料的纵长方向上延伸的一对侧面上形成焊锡层；和通过在其纵长方向的多个部位处切断所述电阻器集合体，分割成多个芯片电阻器的工序。
由本发明的第8方面所提供的芯片电阻器的制造方法，其特征在于，包括制作未形成焊锡层的芯片电阻器的工序，该芯片电阻器在芯片状的电阻体的表背的某个单面上，形成在一定方向上隔开间隔的多个电极，并且备有以部分地露出所述电阻体中的所述一定方向上的一对端面的方式覆盖所述电阻体的绝缘层；和在所述电阻体的一对侧面上形成焊锡层的工序。
优选是，制作所述多个未形成焊锡层的芯片电阻器后，且在所述形成焊锡层的工序中，通过滚镀处理对所述多个未形成焊锡层的芯片电阻器一总形成所述焊锡层。
优选是，所述制作未形成焊锡层的芯片电阻器的工序包括制作棒状的电阻器集合体的工序，该电阻器集合体在棒状的电阻体材料的表背的某个单面上，设置在该电阻体材料的纵长方向上隔着间隔并排的多个电极形成用的导电层，并且在所述电阻体材料的纵长方向上延伸的一对侧面和与所述单面对峙的面上形成绝缘层；和在其纵长方向的多个部位切断所述电阻器集合体的工序。
优选是，所述制作棒状的电阻器集合体的工序包括在成为电阻体材料的平板的单面上设置成为所述各电极的导电层的工序；和把所述平板分割成所述棒状的电阻体材料的工序。
优选是，所述制作棒状的电阻器集合体的工序包括准备由具有多个板状部的导电性构件组成的框架，且以所述各板状部为所述棒状的电阻体材料，在其单面上设置成为所述各电极的导电层的工序。
由本发明的第9方面所提供的芯片电阻器，备有具有在厚度方向上隔开间隔的表背面和在与厚度方向交叉的一定方向上隔开间隔的一对端面的芯片状的电阻体；和在所述一定方向上隔开间隔地设在所述电阻体的背面的多个电极，其特征在于，所述多个电极设置成离开所述电阻体的背面的所述一定方向上的端缘。
优选是，根据本发明的芯片电阻器备有覆盖所述电阻体的背面中所述多个电极间的区域的绝缘层。
优选是，所述绝缘层还覆盖所述电阻体的背面中所述多个电极与所述端缘之间的区域。
由本发明的第10方面所提供的芯片电阻器的制造方法，其特征在于，包括在成为电阻体的材料的平板的单面上，图形形成绝缘层的工序；在所述平板的所述单面中，在未形成所述绝缘层的区域形成导电层的工序以及把所述平板分割成芯片状的多个电阻体的工序，所述平板的分割是以在所述各电阻体的单面上所述导电层的一部分作为夹着所述绝缘层的一部分相互离开的一对电极而形成、且这些一对电极在它们并排的方向上离开所述电阻体的端缘的方式进行。
就本发明的其他特征和优点而言，根据以下进行的说明的实施方式的说明，将变得更加清晰。
图1是表示根据本发明的芯片电阻器之一例的立体图。
图2是图1的II-II剖视图。
图3是图1的III-III剖视图。
图4是图1中所示的芯片电阻器的主要部分剖视图。
图5A～图5C是表示图1中所示的芯片电阻器的制造工序的一部分的立体图。
图6D～图6F是表示图1中所示的芯片电阻器的制造工序的一部分的立体图。
图7G～图7H是表示图1中所示的芯片电阻器的制造工序的一部分的立体图。
图8A是表示芯片电阻器的制造中所用的框架之一例的立体图，图8B是其主要部分俯视图。
图9是表示制造图8A中所示的框架的方法的立体图。
图10A和图10B是表示用框架制造芯片电阻器的工序的一部分的局部剖切立体图。
图11C和图11D示出用框架制造芯片电阻器的工序的一部分，图11C是局部剖切立体图，图11D是局部剖切侧视图。
图12E和图12F是表示用框架制造芯片电阻器的工序的一部分的局部剖切立体图。
图13是表示用框架制造芯片电阻器的工序的一部分的局部剖切立体图。
图14是表示根据本发明的芯片电阻器的另一例的立体图。
图15是图14的XV-XV剖视图。
图16A和图16B是表示制造图14中所示的芯片电阻器的工序的一部分的立体图。
图17C和图17D是表示制造图14中所示的芯片电阻器的工序的一部分的立体图。
图18是表示根据本发明的芯片电阻器的另一例的立体图。
图19A～图19D是表示制造图18中所示的芯片电阻器的工序的一部分的立体图。
图20A～图20C是表示制造图18中所示的芯片电阻器的工序的另一例的立体图。
图21是表示根据本发明的芯片电阻器的另一例的立体图。
图22A和图22B是表示制造图21中所示的芯片电阻器的工序的一部分的立体图。
图23C和图23D是表示制造图21中所示的芯片电阻器的工序的一部分的立体图。
图24是表示制造图21中所示的芯片电阻器的工序的另一例的主要部分俯视图。
图25是表示根据本发明的芯片电阻器的另一例的立体图。
图26是图25中所示的芯片电阻器的仰视图。
图27是图25的XXVII-XXVII剖视图。
图28是表示制造图25中所示的芯片电阻器的工序之一例的局部俯视图。
图29是表示根据本发明的芯片电阻器的另一例的立体图。
图30A和图30B示出制造图29中所示的芯片电阻器的工序的一部分，图30A是立体图，图30B是主要部分俯视图。
图31A是表示根据本发明的芯片电阻器的另一例的剖视图，图31B是其仰视图。
图32A和图32B是表示图31A中所示的芯片电阻器的制造工序之一例的主要部分俯视图。
图33A是表示根据本发明的芯片电阻器的另一例的剖视图，图33B是其仰视图，图33C是表示制造图33A中所示的芯片电阻器的工序之一例的主要部分俯视图。
图34A是表示根据本发明的芯片电阻器的另一例的剖视图，图34B是其仰视图，图34C是表示制造图34A中所示的芯片电阻器的工序之一例的主要部分俯视图。
图35A是表示根据本发明的芯片电阻器的另一例的剖视图，图35B是其仰视图，图35C是表示制造图35A中所示的芯片电阻器的工序之一例的主要部分俯视图。
图36A和图36B是表示芯片电阻器的制造中所用的框架的另一例的主要部分俯视图。
图37是表示芯片电阻器的现有例的立体图。
图38A～图38E是表示芯片电阻器的制造方法的现有例的说明图。
具体实施例方式
下面，就本发明的优选实施方式，参照附图具体地进行说明。
图1～图4示出根据本发明的芯片电阻器之一例。如由这些图中很好地表示那样，本实施方式的芯片电阻器A1具备电阻体1、第一至第三绝缘层2A～2C、一对电极3、以及一对焊锡层4。
电阻体1俯视形状为长方形的芯片状，为金属制。作为其具体的材料，可以举出Ni-Cu类合金、Cu-Mn类合金、Ni-Cr类合金等。但是，材质不限定于这些，只要适当选择具有在芯片电阻器A1的尺寸与目标电阻值中相应的电阻率者就可以了。
第一至第三绝缘层2A～2C全都是环氧树脂等树脂膜，如后所述，是通过厚膜印刷形成。第一绝缘层2A形成为覆盖电阻体1的背面10a当中，一对电极3间的区域的整体。第二绝缘层2B覆盖在电阻体1的短方向上隔开间隔的一对侧面10c的整体地形成。第三绝缘层2C覆盖电阻体1的表面10b的整体地设置。
一对电极3设在电阻体1的背面10a上，夹着第一绝缘层2A地在电阻体1的纵长方向(x方向)上隔开。各电极3如后所述，例如在第一绝缘层2A的形成后通过镀铜处理而形成，对第一绝缘层2A的端面20不产生间隙地相接。借此，一对电极3的间隔由第一绝缘层2A来规定，成为与绝缘层2A的宽度L1同一尺寸。虽然在图2、图3和后述的图5以下的图中，概略地示出电极3或焊锡层4的端部，但是因为这些电极3或焊锡层4通过电镀而形成，故实际上，如图4的标号n1所示，它们的一部分重叠于第一绝缘层2A上。但是，因为该重叠的部分本身不直接接触于电阻体1的背面10a，故不成为电阻体1的电极间电阻值中产生误差的因素。因而，在电极3或焊锡层4的形成之际，上述重叠的量成为比较大也没有关系。各电极3的厚度t1大于第一绝缘层2A的厚度t2，各电极3从第一绝缘层2A的下面向下突出。
一对焊锡层4的各个如图2中所示为截面L字形，具有覆盖电阻体1的纵长方向两端部的各端面10d的整体的部分，与覆盖各电极3的下面的整体的部分一体地连接的结构。该焊锡层4的材质没有任何限定，可以用电子零件的安装、接合用途中所用的种种的焊锡。
如果举出芯片电阻器A1的各部的尺寸之一例，则电阻体1其厚度为0.1mm～1mm左右，纵向和横向的各个尺寸为2mm～7mm左右。第一至第三绝缘层2A～2C的各个的厚度为20μm左右，各电极3的厚度为30μm左右，各焊锡层4的厚度为5μm左右。芯片电阻器A1的电极间电阻取决于电阻体1的电阻率、电极3间的距离、和电阻体1的厚度。因而，就电阻体1的尺寸而言，根据目标电阻值的大小可以种种地变更。该芯片电阻器A1构成为例如0.5mΩ～100mΩ左右的低电阻者。
接下来，就上述芯片电阻器A1的制造方法，参照图5～图7进行说明。
首先，如图5A中所示，准备成为电阻体1的材料的金属制的平板P1。该平板P1具有能够取多个电阻体1的纵横的尺寸，在整体上实现厚度的均一化。如图5B中所示，在该平板P1的朝上的单面10b的整体或大致整体上，形成绝缘层2C′。该绝缘层2C′的形成是以全面涂覆的方式厚膜印刷例如环氧树脂而进行。也可以在该绝缘层2C′的形成后，在其表面上进行施行标记的工序。
接着，如图5中所示，使平板P1表背翻转后，在平板P1的成为朝上的单面10a上形成条状地并排的多个绝缘层2A′。这些多个绝缘层2A′的形成用与绝缘层2C′的形成中用的同一的树脂和装置通过厚膜印刷来进行。这样一来，与用多种材料或装置的情况相比，宜于削减芯片电阻器A1的制造成本。如果用厚膜印刷的方法，则可以正确地把各绝缘层2A′的宽度等精加工成规定的尺寸。
在多个绝缘层2A′形成后，如图6D中所示，在平板P1的单面10a中多个绝缘层2A′彼此之间，形成导电层3A′。导电层3A′是成为电极3的原型的部分，其形成通过例如镀铜来进行。如果用电镀处理，则导电层3A′与绝缘层2A′之间完全不产生间隙地，可把导电层3A′的整体形成为均一的厚度。
然后，如图6E中所示，在与各导电层3A′或各绝缘层2A′延伸方向正交的方向上切断平板P1。通过该切断，平板P1被分割成多个棒状的电阻体材料1A′。在该电阻体材料1A′的上面上，分割成矩形状的绝缘层2A和导电层3A′在该电阻体材料1A′的纵长方向上交互并排地设置着。在该电阻体材料1A′的下面上，形成分割成细长状的绝缘层2C′。
如图6F中所示，在电阻体材料1A′的一对侧面10c′和各导电层3A′的侧面上通过涂装树脂而形成绝缘层2B′。该涂装也可以通过厚膜印刷来进行。借此，具有绝缘层2B′，另一方面可以得到焊锡层未形成的棒状的电阻器集合体A1″。
然后，如图7G中所示，在作为其纵长方向的多个部位的假想线C3的部位处切断电阻器集合体A1″。该切断在把各导电层3A′分割为二的位置处进行。借此，棒状的电阻体材料1A′被分割成芯片状的电阻体1。各导电层3A′与绝缘层2B′、2C′的各个成为电极3与第二和第三绝缘层2B、2C，从一个棒状的电阻器集合体A1″可以适宜地制造多个芯片电阻器A1′。但是，该芯片电阻器A1′因为是未形成焊锡层4者，所以其后进行用来形成焊锡层4的处理。
焊锡层4的形成通过例如滚镀来进行。也就是说，在制造多个芯片电阻器A1′后，把这些多个芯片电阻器A1′收容于一个滚筒内，对它们一并施行滚镀处理。各芯片电阻器A1′的电阻体1的端面10d和各电极3的表面成为露出的金属面，另一方面，因为除此以外的部分由第一至第三绝缘层2A～2C适当地覆盖，故如图7H中所示，焊锡层4对上述金属面的区域高效率地，且适当地形成是可能的。借此，芯片电阻器A1被高效率地制造。
接下来，就芯片电阻器A1的作用进行说明。
首先，该芯片电阻器A1对想要的安装对象区域用例如回流焊的方法进行面安装。在该回流焊的方法中，在设在安装对象区域上的端子上涂布焊膏后，在其上使各电极3接触地放置芯片电阻器A1，在回流炉中加热它们。因为各电极3从第一绝缘层2A向下突出，故可以谋求对各电极3的下面的焊锡附着的可靠化。
在回流焊时，焊锡层4的焊锡熔融。因为焊锡层4的一部分在电阻体1的端面10d上形成，故在该端面10d上，适当地形成图1的假想线所示的焊脚Hf。因而，通过从外部确认该焊脚Hf，可以判断芯片电阻器A1的安装适当地进行否，可以谋求检查的容易化。芯片电阻器A1的安装强度因为形成有焊脚Hf而变强。焊脚Hf还起在向芯片电阻器A1的通电时把热量传送到安装对象构件的作用。因而，如果形成焊脚Hf，则可以得到抑制芯片电阻器A1的温度上升效果。因为焊锡层4还在电极3的下面形成，故也使电极3的上述端子的锡焊可靠化。
在上述面安装时，焊锡有时从上述端子溢出。但是，因为电阻体1的背面10a的电极3间的区域与电阻体1的各侧面10c由第一和第二绝缘层2A、2B覆盖着，故上述焊锡不直接附着于电阻体1的这些面。因而，没有对电阻体1的不当的焊锡附着引起的电阻值误差产生。因为电阻体1的表面10b由第三绝缘层2C所覆盖，故还可以防止在该表面10b与其他构件或机器之间产生不当的电气导通。
该芯片电阻器A1的电阻体1通过切断平板P1而形成，就其尺寸而言以高的尺寸精度精加工是可能的。就电阻体1的厚度而言，可以从平板P1的阶段起正确地精加工。对于一对电极3间的尺寸L1与第一绝缘层2A的宽度一致，该第一绝缘层2A通过厚膜印刷以相当高的尺寸精度形成是可能的。因此，上述尺寸L1也可以以高精度精加工成想要的尺寸。这样一来，如果可以高精度地精加工电阻体1的尺寸和一对电极3间的尺寸L1，则该芯片电阻器A1的电极间电阻值的误差成为非常之小。因而，在该芯片电阻器A1中，在其制造后，没有必要进行用来进行电阻值调整的微调，因此谋求成本降低成为可能。
在芯片电阻器A1的制造之际，与现有技术不同，没有必要通过在金属板的一部分上施行切削加工而形成一对电极。因此，其制造作业的效率也很好。因而，更加降低芯片电阻器A1的成本是可能的。
图8A和图8B示出适于制造芯片电阻器的框架之一例。在图8以后的图中，对与上述实施方式同一或类似的要素赋予与上述实施方式同一的标号。
在本发明中，用图8A和图8B中所示的框架F制造芯片电阻器A1或具有与之近似的结构的芯片电阻器是可能的。首先，从框架F的构成进行说明。
该框架F是金属制，包括矩形框状的支持部19，和支持于该支持部19的多个板状部1A。也可以取为在支持部19上设置能够在把该框架F定位固定于想要的部位中利用的适当尺寸的贯通孔(未画出)的构成。各板状部1A是最终成为芯片电阻器的电阻体的部分，是遍及其纵长方向的大致全长其各处的宽度和厚度取为一定的长方形。多个板状部1A分别经由在框架F上所形成的多个窄缝18的各个在各板状部1A的宽度方向上大致平行地并排。连接板状部1A的纵长方向两端部与支持部19的连接部17的宽度W1小于板状部1A的宽度W2。
框架F可以由金属制平板来制造。也就是说，如果通过例如对图9中所示的平板P2施行冲孔，贯通地形成多个窄缝18，则借此可以得到框架F。在代替冲孔、通过例如蚀刻处理来形成窄缝18的情况下也是同样的，作为形成窄缝18的手段用种种的手段是可能的。虽然在图8A中，在框架F上只不过设有四个板状部1A，但是这是为了理解的容易，从提高芯片电阻器的生产率的观点来说，在一个框架F上可以设置多个板状部1A。
接下来，就用框架F制造芯片电阻器的方法，参照图10～图13进行说明。
首先，如图10A中所示，在各板状部1A的朝上的单面10b的整体上形成绝缘层2C′。在附图中，虽然在支持部19上也形成绝缘层2C′，但是没有必要在该支持部19上形成。绝缘层2C′的形成是以全面涂覆的方式厚膜印刷例如环氧树脂而进行。接着，如图10B中所示，使框架F表背翻转后，在各板状部1A的成为朝上的面10a上，在各板状部1A的纵长方向上以一定间隔并排地形成多个绝缘层2A。各绝缘层2A为具有与各板状部1A同一宽度的矩形。各绝缘层2A的形成，用与绝缘层2C′的形成中用的同一树脂和装置通过厚膜印刷来形成。
在各绝缘层2A的形成后，如图11C中所示，使各板状部1A在绕其纵长方向上延伸的轴线C1的箭头N1的方向上旋转大致90°。该旋转通过使连接部17扭转变形来进行。其中，连接部17因为与板状部1A相比宽度狭窄，故该连接部17容易变形，简单地使板状部1A旋转是可能的。如果像这样使各板状部1A旋转，则一对侧面10c的各个，其朝向改变，而且成为位于19的表面的上方，或者背面的下方。因此，例如如图11D中所示，通过使板状部1A的侧面10c接触于绝缘膜形成用的液状的涂料2B″，在该侧面10c上涂布涂料2B″的作业就可以简单且适当地进行。通过所涂布的涂料2B″的干燥固化，如图12E中所示，在各板状部1A的一对侧面10c上适当地形成绝缘层2B′。在绝缘层2B′的形成后，使各板状部1A逆转回到原来的姿势。其中，以后的电极形成或各板状部1A的切断作业即使在各板状部1A如图11C中所示的旋转状态下也能够实施。因而，省略使各板状部1A回到原来的姿势的工序从而实现总体的工序数的减少也没有问题。
接着，如图12F中所示，在各板状部1A的单面10a当中，绝缘层2A间的各区域上，形成成为电极的导电层3A′。导电层3A′的形成通过例如镀铜来进行。其厚度大于绝缘层2A的厚度。通过该导电层3A′的形成，就可以得到相当于没有焊锡层的芯片电阻器在板状部1A的纵长方向上整体地连接的构成的棒状的电阻器集合体A1″。然后，如图13中所示，在该图的假想线C2所示的部位处切断棒状的各电阻器集合体A1″。通过该切断，导电层3A′被分割成两个电极3，并且板状部1A的一部分成为芯片状的电阻体1。此外绝缘层2B′、2C′成为第二和第三绝缘层2B、2C，可以得到多个芯片电阻器A1′。其中，该芯片电阻器A1′尚未形成焊锡层。因此，其后与已述的实施方式同样，用例如滚镀处理的方法在电阻体1的端面10d和电极3上形成焊锡层。借此，可以适宜地制造与图1～图3中所示的芯片电阻器A1同样的结构的芯片电阻器。其中，在本实施方式中，如图13中所示，因为没有成为电极3的侧面由第二绝缘层2A所覆盖的结构，故在该部分上也形成焊锡层。这对于较大地形成焊脚为更优选。
如上所述，如果用框架F作为芯片电阻器的原材料，则与以矩形平板作为原材料的情况不同，不需要把平板切断成棒状的构件的工序，因此制造作业容易化。此外，在多个板状部1A的侧面10c上形成绝缘层2B′的情况下，如果用图11C和图11D中所示的方法，则因为可以一并进行对多个板状部1A的绝缘层2B′的形成，故其作业性比通过厚膜印刷的方法依次形成绝缘层2B′的情况要好。
图14～图36示出本发明的其他实施方式。
图14和图15中所示的芯片电阻器A2，具有不在电阻体1的端面10d上形成焊锡层，仅在各电极3的下面上形成焊锡层39的构成。在该芯片电阻器A2中，与前面所述的芯片电阻器A1相比，因为在端面10d上未形成焊锡层，形成大的焊脚变得困难。但是，与前面的芯片电阻器A1同样，因为靠第一和第二绝缘层2A、2B可以防止在电阻体1的背面10a与两侧面10c上焊锡不当地附着，故增多该芯片电阻器A2的安装中用的焊锡的量，借此形成焊脚是可能的。焊锡层39在改善安装时的焊接性中起作用。
图16和图17示出上述芯片电阻器A2的制造方法之一例。
在该制造方法中，首先制作图16A中所示的中间品。该中间品在平板P1的单面10b上形成绝缘层2C′，且在平板P1的对峙的面10a上形成条状的绝缘层2A′。在各绝缘层2A′之间，重合地形成导电层3A′与焊锡层39A′。该中间品除了形成焊锡层39A′外，与图6D中所示的构成是同样的，作为用来得到该构成的方法可以采用与前述者同样的方法。焊锡层39A′通过例如电镀处理的方法来形成。因为平板P1的表背面中，导电层3A′以外的部分由树脂制的绝缘层2A′、2C′覆盖，故可以在导电层3A′的表面部分适当地形成焊锡层39A′。
在制作上述中间品后，如图16B中所示，在与各导电层3A′或各第一绝缘层2A′延伸方向正交的方向上切断平板P1，分割成多个棒状的电阻体材料1A′。接着，如图17C中所示，在该棒状的电阻体材料1A′的一对侧面10c的各个上涂布树脂等而形成第二绝缘层2B′。借此，可以得到相当于芯片电阻器A2直列地连接的构成的棒状的电阻器集合体A2′。然后，如图17D中所示，在假想线所示的多个部位处切断该电阻器集合体A2′，分割成多个芯片。借此，各导电层3A′成为芯片电阻器A2的电极3，可以适宜地制造多个芯片电阻器A2。
图18中所示的芯片电阻器A3，在第二绝缘层2B不覆盖电极3和焊锡层39的侧面这一点上与上述芯片电阻器A2不同，这以外的构成与芯片电阻器A2是同样的。
该芯片电阻器A3通过例如图19A～图19D中所示的工序制造是可能的。首先，如图19A中所示，在平板P1的单面上条状地形成绝缘层2A′，并且在其对峙面上以全面涂覆的方式形成绝缘层2C′，然后以该平板P1作为棒状的电阻体材料1A′切断。接着，如图19B中所示，在该电阻体材料1A′的一对侧面上形成绝缘层2B′。此外，如图19C中所示，在绝缘层2A′彼此之间的区域上，形成导电层3A′和焊锡层39A′。借此，可以得到棒状的电阻器集合体A3′。然后，如图19D中所示，把电阻器集合体A3′切断成多个芯片。通过该切断作业，可以得到图18中所示的芯片电阻器A3。在该芯片电阻器A3中也可以得到就芯片电阻器A2所述的同样的作用。
图20A～图20C示出芯片电阻器A2的制造方法的另一个例。在该制造方法中，首先，如图20A中所示，准备棒状的电阻体材料1A′。接着，如图20B所示，通过在该电阻体材料1A′上形成绝缘层2A′～2C′、多个导电层3A′和焊锡层39A′，制作电阻器集合体A3′。然后，如图20C中所示，通过切断电阻器集合体A3′，分割成多个芯片电阻器A3。这样一来在本发明中，在电阻器集合体的制作之际，代替用平板状的电阻体材料或者图8A和图8B中所示的框架，即使用棒状的电阻体材料也没有关系。
图21中所示的芯片电阻器A4取为电阻体1的两侧面10c不由绝缘层覆盖的构成。其中，电阻体1的两端面10d与各电极3的下面取为由焊锡层4覆盖的构成。在该芯片电阻器A4中，与前面所述的芯片电阻器A1同样，存在着在安装于想要部位之际利用焊锡层4可以较大地形成沿着端面10d的焊脚Hf的优点，本发明为这样的构成也没有关系。
上述芯片电阻器A4，可以通过以下这种方法来制造。也就是说，首先制作如图22A中所示的中间品。该中间品与图6D中所示者是同样的。接着，如图22B中所示，在假想线C4所示的部位处，切断各导电层3A′、平板P1和绝缘层2C′。该切断位置，具体地说，是在其宽度方向把各导电层3A′进行二分割的位置，其切断方向是各导电层3A′或绝缘层2A′延伸的方向。通过该切断，平板P1就被分割成多个棒状的电阻体材料1A′，形成未形成焊锡层的棒状的电阻器集合体。该棒状的电阻器集合体在电阻体材料1A′的表背某一个单面上，形成绝缘层2A′和所分割的带状的导电层3A′，且在其对峙的面上形成被分割的绝缘层2C′。电阻体材料1A′作为切截面备有在其纵长方向上延伸的一对侧面10d′。
然后，如图23C中所示，在棒状的电阻体材料1A′的一对侧面10d′和各导电层3A′的表面上，通过例如滚镀处理的方法形成焊锡层4′。借此，可以得到备有焊锡层4′的棒状的电阻器集合体A4′。在得到该电阻器集合体A4′后，如图23D中所示，在假想线C5所示的多个部位处，切断电阻器集合体A4′。通过该切断，可以适宜地制造芯片电阻器A4。
图24示出芯片电阻器A4的另一种制造方法。
在该制造方法中，作为电阻体1的原材料用框架F。该框架F与图8A和图8B中所示者是同样的。在该框架F的各板状部1A的单面上，形成沿着各板状部1A的纵长方向延伸的带状的绝缘层2A′和夹着该绝缘层2A′的两条带状的导电层3A′(带有网点花纹的部分是导电层3A′)。此外，在各板状部1A的一对侧面10c′上，形成焊锡层4′。在该图中没有示出，焊锡层4′也可形成为覆盖导电层3A′的表面。另外，与各板状部1A的上述单面对峙的面上形成对应于绝缘层2C的绝缘层。通过这种工序，可以得到棒状的电阻器集合体A4′。然后，如果在假想线C6的部位处切断电阻器集合体A4′，则如该图的假想线所示，可以制造芯片电阻器A4。
图25～图27中所示的芯片电阻器A5具有一对电极3设在离开电阻体1的背面10a的纵长方向上的端缘1a适当的距离L3的位置上的结构。在各电极3的下面上重合地形成绝缘层39。第一绝缘层2A分开形成覆盖电阻体1的背面10a中一对电极3间的区域的区域2Aa，和覆盖背面10a的上述以外的部分的两个区域2Ab。
在该芯片电阻器A5中，因为各电极3离开电阻体1的背面10a的端缘1a适当的尺寸L3，故各电极3的宽度L2比例如以延伸到电阻体1的端缘1a的方式形成各电极3的情况要窄。如果像这样收窄各电极3的宽度L2，则一对电极3的各个的内侧缘部30a间的电阻值R1，与外侧缘部30b间的电阻值R2之差减小。结果，在把该芯片电阻器A5利用焊锡面安装于想要部位的情况下，例如即使该焊锡偏于靠近一对电极3的内侧缘部30a的部分进行接触，或与此相反，偏于靠近一对电极3的外侧缘部30b的部分进行接触，也可以在电阻值中不产生很大差别。作为用来减小电阻值R1、R2之差的另一种手段，可以考虑加大各电极3的厚度而减小其电阻。然而，在本实施方式中因为根据这种观点没有必要加大各电极3的厚度，故可以适当地谋求芯片电阻器A5总体的薄型化。
在制造上述芯片电阻器A5中，例如如图28中所示，在框架F的各板状部1A的单面上，通过以一定间隔形成多个绝缘层2A，并且在它们之间形成电极3，从而形成棒状的电阻器集合体A5′。在各板状部1A的一对侧面10c上还形成成为第二绝缘层2B的绝缘层2B′，此外在与各板状部1A的上述单面对峙的面上还形成成为第三绝缘层2C的绝缘层。框架F是与参照图8A和图8B所说明的同样的构成，此外作为绝缘层2B′的形成手段可以用与参照图11C和图11D所说明的同样的方法。在制作电阻器集合体A5′后，在假想线C7所示的多个部位处，切断该电阻器集合体A5′。借此，可以适当地制造多个芯片电阻器A5。
图29中所示的芯片电阻器A6，取为电阻体1的一对侧面10c未由绝缘层覆盖的构成。其中，该芯片电阻器A6的各电极3离开电阻体1的背面10a的端缘1a适当的距离L3，谋求各电极3的宽度L2的狭小化。因而，在该芯片电阻器A6中，与就芯片电阻器A5所述同样，存在着安装中所用的焊锡即使偏到靠近各电极3的内侧缘部与外侧缘部的某个部分，也可以减小此时的电阻值的误差的优点，本发明即使取为该芯片电阻器A6中所示的构成也没有关系。
上述芯片电阻器A6，如果与芯片电阻器A5进行比较，则仅不备有第二绝缘层2B这一点是不同的。因此，芯片电阻器A6可以用参照图28说明的制造方法简单地制造。然而，在该情况下，在框架F上不形成绝缘层2B′。
此外，作为针对芯片电阻器A6的上述以外的制造方法，可以用如下的方法。也就是说，首先制作图30A中所示的中间品。该中间品为与图16A中所示者同样的构成，在平板P1的单面10a上形成条状的多个绝缘层2A′和在它们之间所形成的导电层3A′和焊锡层39A′。对上述中间品，如图30B中所示，重复施行冲切加工，把平板P1分割成多个芯片状的电阻体1(在该图中，填入网点花纹的部分，是相当于绝缘层2A′的部分。就以后的附图而言也是同样的)。在该冲切作业中，相互相邻的两个导电层3A′和焊锡层39A′的各个的一部分，夹在它们之间的一个绝缘层2A′的一部分，以及位于它们的两侧的两个绝缘层2A′的各自的一部分，残存于电阻体1的单面上地冲切平板P1。通过该冲切，两个导电层3A′的各自的一部分，成为芯片电阻器A6中的一对电极3，绝缘层2A′的一部分成为第一绝缘层2A。在图30B中，以假想线表示冲切区域，像该图那样，在平板P1的冲切中，多个冲切区域隔开适当的间隔L4而并排成矩阵状地进行。这样一来，可以从平板P1适当地取到多个芯片电阻器A6。
如上所述，作为把平板P1分割成多个电阻体1的手段，也可以采用冲切手段。根据使用模具的冲切手段，把电阻体1的纵横尺寸精加工成对模具几乎没有误差的正确的尺寸是可能的。此外，如果重复用一个冲切用模具进行上述冲切作业，则与交互用多个冲切用模具的情况不同，没有起因于多个冲切用模具的尺寸的偏差的制造误差。
图31A和图31B中所示的芯片电阻器A7通过第一绝缘层2A形成为大致十字形，在电阻体1的背面10a上设置四个电极3。
该芯片电阻器A7例如如下的使用成为可能。也就是说，四个电极3当中，把两个电极3用作一对电流用电极，并且把剩下的两个电极3用作一对电压用电极。在进行电路的电流检测的情况下，就一对电流用电极3而言谋求与上述电路的电气连接以便上述电路的电流流过。把电压计连接于一对电压用电极3。因为芯片电阻器A7的电阻值是已知的，故如果利用上述电压计测定该芯片电阻器A7的电阻体1上的电压降，则通过把该测定值应用于欧姆公式，正确地得知流过电阻体的电流的值成为可能。因为四个电极3的配置是对称的，所以即使使芯片电阻器A7旋转180°进行安装也可以不产生问题。
在制造该芯片电阻器A7中，例如如图32A中所示，首先在框架F的板状部1A的单面上把成为第一绝缘层2A的绝缘层2A′与成为电极3的导电层3A′形成为图示的形态，借此形成棒状的电阻器集合体A7′。接着，在电阻器集合体A7′当中，切断在该图的假想线C8所示的部位。
此外，作为另一种制造手段，例如如图32B中所示，可以用在平板P1上形成绝缘层2A′与导电层3A′后，在该图的假想线所示的部位处对该平板P1施行冲切加工的手段。代替冲切加工，采用使用剪切(剪切机)或旋转式切刀等的切断装置切断上述假想线所示的部位的手段也没有关系。其中，仅靠进行平板P1的冲切加工或切断加工就可以制造在电阻体1的侧面10c上未形成第二绝缘层2B的芯片电阻器。因而，为了得到备有第二绝缘层2B的芯片电阻器A7，以后就进行第二绝缘层2B的形成作业。当然，与前述其他实施方式的芯片电阻器同样，利用图8A和图8B中所示的框架F也可以制造芯片电阻器A7。这就以下的实施方式的芯片电阻器而言是同样的。
根据上述芯片电阻器A7的构成可以理解，在本发明中，当然可以取为对电阻体设两对(四个)电极的构成，以取为成为两对以上的对的方式设置这些以上的数量的电极3的构成也没有关系。在增多芯片电阻器的电极的总数的情况下，也可以在例如仅使用这些当中的一部分的电极的状态下使用。
图33A和图33B中所示的芯片电阻器A8，与前面的芯片电阻器A7同样，在电阻体1的背面10a上形成四个电极3(3a、3b)。其中，两个电极3a离开背面10a的端缘1a适当的距离L5。同样，两个电极3b也离开端缘1a适当的距离。在制造该芯片电阻器A8中，例如如图33C中所示，在平板P1的单面上形成绝缘层2A′与导电层3A′的情况下，把这些作为图示的形状，且在假想线所示的部位处切断平板P1就可以了。
在该芯片电阻器A8中，与前面说明的芯片电阻器A7同样，电流检测与电压检测是可能的。而且，除此之外，通过电极3的各个离开端缘1a，各自的宽度L6变细。因而，即使安装用的焊锡偏到靠近各电极3的内侧缘或外侧缘并附着，电阻值中也不产生很大偏差。
图34A和图34B中所示的芯片电阻器A9，与前面的芯片电阻器A8同样，两个电极3a彼此和两个电极3b彼此分别成对。其中，电极3a与电极3b，相互间形状、尺寸、和它们的电极间尺寸L7、L8成为不同。电极3b离开电阻体1的背面10a的端缘1a，相反电极3a不这样配置，电极3b一方比电极3a宽度小。在制造该芯片电阻器A8中，例如如图34C中所示，在平板P1的单面上形成绝缘层2A′与导电层3A′的情况下，把这些取为图示的形状，在假想线所示的部位处切断平板P1就可以了。
图35A和图35B中所示的芯片电阻器A10，与前面的芯片电阻器A9同样，两个电极3a彼此和两个电极3b彼此分别成对，而且电极3a与电极3b相互间形状和尺寸是不同的。电极3b为宽度小的矩形，相反电极3a为宽度比它宽的非矩形。在制造该芯片电阻器A10中，例如如图35C中所示，在平板P1的单面上形成绝缘层2A′与导电层3A′的情况下，把这些取为图示的形状，在假想线所示的部位处切断平板P1就可以了。
在这些芯片电阻器A9、A10中，把宽度细的一对电极3b用作电压用电极，而且把宽度宽的一对电极3a用作电流用电极。电压用电极因为用于正确地测定电压降量，所以如果把宽度细的一对电极3b作为电压用电极，则求出正确的电压降量成为可能。根据这些实施方式可以理解，在本发明中，即使把多个电极的形状或尺寸等构成为不一样也没有关系。
本发明不限定于上述实施方式的内容，根据本发明的芯片电阻器和芯片电阻器的制造中所用的框架的各部的具体的构成是种种地设计而变更自如的。同样，根据本发明的芯片电阻器的制造方法的各个工序的具体的构成也是种种地变更自如的。
如果电极通过例如电镀处理的方法来形成，则其形成作业是容易的，虽然为优选，但是本发明不限于此，用其他方法也没有关系。焊锡层也可以代替电镀处理，例如通过使电阻体材料的想要的部分接触于熔融的焊锡的方法来形成。作为在电阻体上形成绝缘层的手段，代替印刷，也可以采用树脂的转印，或树脂料的粘贴这样的手段。虽然根据本发明的芯片电阻器，适于作为低电阻者构成的情况，但是其具体的电阻值并未限定。
就芯片电阻器的制造中所用的平板而言，如图36A中所示，取为多个板状部1A一端地支持于支持部19的形态也是可能的，不一定把各板状部1A两端支持于支持部19也没有关系。此外，如图36B中所示，在把板状部1A与支持部19的连接部17形成为宽度细的情况下，取为把连接部17设在从板状部1A的宽度方向中心偏离的位置的构成也没有关系。框架的材质或板状部的具体的尺寸等是可以根据最终所制造的芯片电阻器的规格适当选择的事项。
权利要求
1.一种芯片电阻器，备有具有在厚度方向上隔着间隔的表背面和在宽度方向上隔着间隔并在一定方向上延伸的一对侧面的芯片状的电阻体；和在该电阻体的背面上在所述一定方向上隔着间隔并排地设置的多个电极，其特征在于，具有覆盖所述电阻体的背面中所述多个电极间的区域的第一绝缘层；和覆盖所述电阻体的所述一对侧面的第二绝缘层。
2.根据权利要求1所述的芯片电阻器，其特征在于，还备有覆盖所述电阻体的表面的第三绝缘层。
3.根据权利要求2所述的芯片电阻器，其特征在于，所述第一至第三绝缘层当中，至少两个绝缘层为同一材质。
4.根据权利要求2所述的芯片电阻器，其特征在于，所述各电极的厚度大于所述第一绝缘层的厚度。
5.根据权利要求2所述的芯片电阻器，其特征在于，设置两对以上的电极作为所述多个电极。
6.根据权利要求1所述的芯片电阻器，其特征在于，所述电阻体具有在所述一定方向上隔开间隔的一对端面，在所述各端面上形成焊锡层。
7.根据权利要求1中所述的芯片电阻器，其特征在于，所述多个电极设置成离开所述电阻体的背面的所述一定方向的端缘。
8.一种芯片电阻器的制造方法，其特征在于，包括制作棒状的电阻器集合体的工序，该电阻器集合体在棒状的电阻体材料的背面，在该电阻体材料的纵长方向上设有隔着间隔并排的多个电极，并且所述背面的所述多个电极间区域和所述电阻体材料的一对侧面由第一和第二绝缘层所覆盖；和通过在其纵长方向的多个部位切断所述电阻器集合体，分割成多个芯片电阻器的工序。
9.根据权利要求8所述的芯片电阻器的制造方法，其特征在于，制作所述棒状的电阻器集合体的工序包括在设置在作为电阻体材料的平板的单面上形成图形后的绝缘层与成为所述各电极的导电层后，把所述平板分割成所述棒状的电阻体材料的工序；和在所述棒状的电阻体材料的一对侧面上形成绝缘层的工序。
10.根据权利要求8所述的芯片电阻器的制造方法，其特征在于，所述制作棒状的电阻器集合体的工序包括在作为电阻体材料的平板的单面上图形形成绝缘层后，把所述平板分割成所述棒状的电阻体材料的工序；和在所述棒状的电阻体材料的一对侧面上形成绝缘层，并且在形成所述图形形成后的绝缘层的面上形成多个电极的工序。
11.根据权利要求8所述的芯片电阻器的制造方法，其特征在于，还包括在将所述把电阻器集合体分割成多个芯片电阻器前，形成覆盖所述电阻体材料的表面的第三绝缘层的工序。
12.一种芯片电阻器的制造方法，其特征在于，包括制作棒状的电阻器集合体的工序，该电阻器集合体在棒状的电阻体材料的背面上，设有在该电阻体材料的纵长方向上隔着间隔并排的多个电极和覆盖这些多个电极间区域的第一绝缘层；通过在其纵长方向的多个部位切断所述电阻器集合体，分割成电阻体的侧面露出的多个芯片电阻器的工序；以及在这些多个芯片电阻器的各电阻体的侧面上形成第二绝缘层的工序。
13.一种芯片电阻器的制造方法，其特征在于，包括准备由备有具有表背面和一对侧面而在一定方向上延伸的多个板状部、和支持这些多个板状部的支持部的导电性构件组成的框架；在所述各板状部的表背面的某一方上形成在所述一定方向上隔着间隔并排的多个电极和位于这些多个电极间区域的第一绝缘层，并且在所述各板状部的一对侧面上形成第二绝缘层，由此制作多个棒状的电阻器集合体的工序；和以使所述各板状部为多个芯片状的电阻体的方式，把所述各电阻器集合体分割成多个芯片电阻器的工序。
14.根据权利要求13所述的芯片电阻器的制造方法，其特征在于，所述在各板状部的一对侧面上形成第二绝缘层的工序，通过使所述各板状部与所述框架的支持部的连接部扭转变形，从而在使所述各板状部绕着在其纵长方向上延伸的轴线旋转的状态下进行。
15.根据权利要求14所述的芯片电阻器的制造方法，其特征在于，作为所述框架，使用所述连接部比所述板状部宽度窄地形成的框架。
16.根据权利要求13所述的芯片电阻器的制造方法，其特征在于，还包括在所述电阻器集合体分割成多个芯片电阻器前，在所述各板状部的表背面中形成所述第一绝缘层的面的对峙面上，形成第三绝缘层的工序。
17.根据权利要求16所述的芯片电阻器的制造方法，其特征在于，所述制作棒状的电阻器集合体的工序包括在所述各板状部上形成所述第一至第三绝缘层后，通过电镀处理形成所述多个电极的工序。
18.一种框架，由备有具有表背面和一对侧面并在一定方向上延伸的多个板状部、和支持这些多个板状部的支持部的导电性构件组成，其特征在于，所述各板状部与所述支持部的连接部形成为比所述板状部宽度窄。
19.根据权利要求18中所述的框架，其特征在于，所述支持部为框状，所述各板状部的纵长方向的两端部的各个通过所述连接部由所述支持部支持。
20.一种芯片电阻器，备有具有在厚度方向上隔开间隔的表背面和在与厚度方向交叉的一定方向上隔开间隔的一对端面的芯片电阻体；和在所述一定方向上隔开间隔地设在所述电阻体的背面上的多个电极，其特征在于，在所述电阻体的所述各端面上，形成焊锡层。
21.根据权利要求20所述的芯片电阻器，其特征在于，所述焊锡层覆盖所述各端面的整体。
22.根据权利要求20所述的芯片电阻器，其特征在于，还备有覆盖所述电阻体的所述背面中所述多个电极间区域的第一绝缘层。
23.根据权利要求20所述的芯片电阻器，其特征在于，在所述各电极上叠层地形成与所述焊锡层一体和分体的任一种的焊锡层。
24.一种芯片电阻器的制造方法，其特征在于，包括制作棒状的电阻器集合体的工序，该电阻器集合体在棒状的电阻体材料的表背的某个单面上，设有在该电阻体材料的短方向上隔着间隔并排的多个电极形成用的导电层，并且在所述电阻体材料的纵长方向上延伸的一对侧面上形成焊锡层；和通过在其纵长方向的多个部位处切断所述电阻器集合体，分割成多个芯片电阻器的工序。
25.一种芯片电阻器的制造方法，其特征在于，包括制作未形成焊锡层的芯片电阻器的工序，该芯片电阻器在芯片状的电阻体的表背的某个单面上，形成在一定方向上隔开间隔的多个电极，并且备有以部分地露出所述电阻体中的所述一定方向上的一对端面的方式覆盖所述电阻体的绝缘层；和在所述电阻体的一对侧面上形成焊锡层的工序。
26.根据权利要求25所述的芯片电阻器的制造方法，其特征在于，制作所述多个未形成焊锡层的芯片电阻器后，且在所述形成焊锡层的工序中，通过滚镀处理对所述多个未形成焊锡层的芯片电阻器一总形成所述焊锡层。
27.根据权利要求25所述的芯片电阻器的制造方法，其特征在于，所述制作未形成焊锡层的芯片电阻器的工序包括制作棒状的电阻器集合体的工序，该电阻器集合体在棒状的电阻体材料的表背的某个单面上，设置在该电阻体材料的纵长方向上隔着间隔并排的多个电极形成用的导电层，并且在所述电阻体材料的纵长方向上延伸的一对侧面和与所述单面对峙的面上形成绝缘层；和在其纵长方向的多个部位切断所述电阻器集合体的工序。
28.根据权利要求27所述的芯片电阻器的制造方法，其特征在于，所述制作棒状的电阻器集合体的工序包括在成为电阻体材料的平板的单面上设置成为所述各电极的导电层的工序；和把所述平板分割成所述棒状的电阻体材料的工序。
29.根据权利要求27所述的芯片电阻器的制造方法，其特征在于，所述制作棒状的电阻器集合体的工序包括准备由具有多个板状部的导电性构件组成的框架，且以所述各板状部为所述棒状的电阻体材料，在其单面上设置成为所述各电极的导电层的工序。
30.一种芯片电阻器，备有具有在厚度方向上隔开间隔的表背面和在与厚度方向交叉的一定方向上隔开间隔的一对端面的芯片状的电阻体；和在所述一定方向上隔开间隔地设在所述电阻体的背面的多个电极，其特征在于，所述多个电极设置成离开所述电阻体的背面的所述一定方向上的端缘。
31.根据权利要求30中所述的芯片电阻器，其特征在于，备有覆盖所述电阻体的背面中所述多个电极间的区域的绝缘层。
32.根据权利要求31中所述的芯片电阻器，其特征在于，所述绝缘层还覆盖所述电阻体的背面中所述多个电极与所述端缘之间的区域。
33.一种芯片电阻器的制造方法，其特征在于，包括在成为电阻体的材料的平板的单面上，图形形成绝缘层的工序；在所述平板的所述单面中，在未形成所述绝缘层的区域形成导电层的工序以及把所述平板分割成芯片状的多个电阻体的工序所述平板的分割是以在所述各电阻体的单面上所述导电层的一部分作为夹着所述绝缘层的一部分相互离开的一对电极而形成，且这些一对电极在它们并排的方向上离开所述电阻体的端缘的方式进行。
全文摘要
芯片电阻器(A1)备有覆盖电阻体(1)的背面(10a)当中多个电极(3)间的区域的第一绝缘层(2A)；覆盖电阻体(1)的一对侧面的第二绝缘层。这样，可以消除焊锡误附着于电阻体(1)的不当的部分的危险。优选是，在电阻体(1)的一对端面(10d)上，形成焊锡层(4)。这样，可适当地形成焊脚。
文档编号H01C3/00GK1708814SQ20038010242
公开日2005年12月14日 申请日期2003年10月30日 优先权日2002年10月31日
发明者塜田虎之, 三轮忠稔 申请人:罗姆股份有限公司