专利名称：芯片电阻器及其制造方法
技术领域：
本发明涉及一种芯片电阻器及其制造方法背景技术目前的芯片电阻器一例在日本公开专利公报第2002-57009号中有所说明。本案图26为该公报中公开的电阻器(符号B表示全体)的概略图。芯片电阻器B具有金属制矩形电阻体90和在电阻体90下面形成的一对电极91。两个电极91间隔距离s5而隔开。在各电极上层叠有焊料层92。
通过图27A～27E所示的方法制造芯片电阻器B。首先，准备两张金属板94、95(图27A)，在金属板94的下面接合金属板95。上侧金属板94具有比下侧金属板95相对大的电阻。下侧金属板95为例如铜制，电阻较小。其次，通过机械加工切削下侧金属板95的一部分，形成空隙部93(图27C)。在金属板95的剩余部分上形成焊料层96(图27D)。最后，通过切断金属板94(及关联部件95、96)，得到芯片电阻器B。
根数上述目前的制造方法，通过机械地切削下侧金属板95制作芯片电阻器B的电极91。如容易理解的，为了器件B作为电阻器发挥正常功能，在两电极91间优选剩余导电性金属板95的一部分。所以，针对金属板95的切削深度不得不至少与金属板95的厚度相同。可是，正确地进行这样的作业并非十分容易。
在切削深度超过金属板95的厚度的情况下，上侧金属板94被部分地切削后，产生电阻值的变动。此外，在通过机械地切削的方法中，将两电极91间的距离s5成为所期望数值很困难，通常产生或多或少的误差。
出于这样的情况，针对目前的芯片电阻器B，进行用于调整电阻值的修整。可是，针对制造出的全部电阻器进行修整作业，带来制造成本上升。
发明内容
本发明是针对上述情况所想出的。因此，本发明目的在于提供一种比目前的生产容易且不需要进行电阻值调节的芯片电阻器。此外，本发明的其他课题在于提供制造该种芯片电阻器的制造方法。
由本发明的第一方面提供的芯片电阻器具备具有平坦面的电阻体；在上述平坦面上设置的绝缘层；和在上述平坦面上设置的多个电极。上述多个电极与上述绝缘层接触，同时上述多个电极通过上述绝缘层相互隔离开。
优选所述绝缘层由树脂材料的厚膜印刷形成。
优选所述电阻体具有位于同上述平坦面相反的位置的其他的面，并在该其他的面上，形成具有电绝缘性的外涂层。
优选所述外涂层和所述绝缘层由同一种材料形成。
优选所述电极以厚度比上述绝缘层大的方式形成。
优选在上述电极上形成焊料层。
根据本发明的第二方面，提供芯片电阻器的制造方法。该方法包含在具有电阻性的板上形成绝缘性图案的工序；以与上述绝缘性图案相接触的方式，将导电体形成在上述板上的工序；和将上述板分割成多个芯片的工序。上述多个芯片每个担持上述绝缘性图案中至少一部分和上述导电体中的至少一部分。
优选上述板为具有均一厚度的平坦的金属板。此外通过厚膜印刷形成上述绝缘性图案。另外通过电镀处理形成上述导电体。
优选本发明的制造方法在上述板的分割前，还含有在上述板上形成具有电绝缘性的外涂层的工序。
优选通过使用同一冲切用模具的冲切进行上述板的分割。
根绝本发明第三方面提供的芯片电阻器具备具有在厚度方向上相互离开的上面及背面的芯片状电阻体；在上述电阻体上设置的多个电极；和在上述电阻体的上述上面及背面的至少一面上形成的、位于上述多个电极之间的绝缘层。上述电阻体具有在上述厚度方向上延伸的多个立起面。上述电极各自设置在这些立起面中的对应的一面上。
优选在上述电阻体上，形成有由上述立起面决定的多个凹部。
优选上述多个凹部利用上述多个电极来填充。
优选在上述电阻体上形成有由上述立起面所决定的多个通孔。
优选上述多个通孔通过上述多个电极被填充。
优选上述多个电极通过向上述厚度方向上延伸，超过突出上述绝缘层突出。
优选在上述多个电极的各个形成焊料层。
根据本发明的第四方面，提供本发明的芯片电阻器的制造方法。该制造方法包含，在具有电阻性的板上形成绝缘层的工序；在上述板上形成多个通孔的工序；通过电镀处理在上述多个通孔的各个上形成导电体的工序；和将上述板分割成多个芯片的工序。
优选分割上述板的工序以分断上述多个通孔的方式进行。
优选上述多个通孔的形成为通过穿孔进行的。
图1为表示表示基于本发明的第一实施方式的芯片电阻器的立体图。
图2为沿图1线F2-F2线看的情况下的截面图。
图3为图2所示的电阻体的局部放大图。
图4～6为说明第一实施方式所涉及的芯片电阻器的制造方法的图。
图7A及7B为表示基于本发明第二实施方式的芯片电阻器的图。
图7C表示在第二实施方式的芯片电阻器的制造中使用的板。
图8A及8B为表示基于本发明第三实施方式的芯片电阻器的图。
图8C表示在第三实施方式的芯片电阻器制造中使用的板。
图9A～9B为表示具有四个电极的本发明的芯片电阻器的一例的图。
图9C表示在图9A～9B所示的芯片电阻器制造中使用的板。
图10A～10B为表示具有四个电极的本发明的芯片电阻器的其他例子的图。
图10C表示图10A～10B所示的芯片电阻器制造中使用的板。
图11A～11B为表示具有四个电极的本发明芯片电阻器的又一其他例子的图。
图11C表示图11A～11B所示的芯片电阻器制造中使用的板。
图12～16B表示基于本发明第四实施方式的芯片电阻器。
图17A～18为表示说明图12所示的芯片电阻器的制造方法的图。
图19A～25E为对本发明变形例进行说明的图。
图26为表示目前芯片电阻器的立体图。
图27A～27E表示所述目前电阻器的制造方法。
具体实施例方式
以下对于本发明的优选实施方式，参照图具体进行说明。
图1～图3表示基于本发明第一实施方式的芯片电阻器A。
如图1及图2所示，芯片电阻器A具有电阻体1、外涂层2、一对电极3及绝缘性间隔体4。
电阻体1为金属制矩形芯片。如从图2所理解的，电阻体1为一定的厚度。例如，电阻体1由Cu-Mn合金、Ni-Cu合金、Ni-Cr合金形成。或者电阻体1的形成，也可以使用非金属材料。
外涂层2具有电绝缘性，以覆盖电阻体1的上面10a的方式设置。外涂层2可以通过环氧树脂的厚膜印刷来形成。
一对电极3设置在电阻体1背面10b，并相互间仅离开规定的距离s1。电极3可以通过在电阻体1上施以铜电镀来形成。在各电极3的下面，形成焊料层39。
间隔体4设置在一对电极3之间。如图2所示，间隔体4具有仅相距上述距离s1的端面40。各端面40与对应的一个电极3紧密接触着。间隔体4可以通过与外涂层2相同的电绝缘材料及同一种方法来形成。
在图2中，为了图示简略化，将焊料层39描画为从间隔体4上完全分离开的东西描述。实际上，如图3所示，焊料层39以与间隔体4的下面相接的方式延长出来(参照符号n1)。如上所述，间隔体4由电绝缘材料构成。可是，通过焊料层39和间隔体4的接触，两个电极3间的电阻值不会偏离所期望的值。
如图2所示，各电极3的厚度t1大于间隔体4的厚度t2。可是，电极3和焊料层39的总和厚度t3大于间隔体4厚度t2。具体地，例如，厚度t1约为30μm，厚度t2约为20μm，厚度t3约为35μm(即，焊料层39的厚度约为5μm)。
外涂层2的厚度与间隔体4相同，约为20μm。对于电阻体1，其厚度为0.1mm～1mm左右，纵横的尺寸各自为2mm～7mm左右。例如，芯片电阻器A的电阻值为0.5mΩ～50mΩ左右。
其次，对于芯片电阻器A的制造方法，参照图4A～图4E和图5进行说明。
首先，如图4A所示，准备具有均一厚度的金属制板1A。板1A的大小要充分的大，以可以得到多个矩形电阻体(与上述电阻体1对应)。板1A具有平坦的上面10a和平坦的背面(图4C中10b)。
如图4B所示，在板1A的上面10a上形成涂层2A。涂层2A可以通过厚膜印刷树脂来形成。可以对形成了的涂层2A进行规定的标记处理。
如图4C所示，在板1A的背面10b上形成多个相互并列延伸的间壁部4A。这些间壁部4A可以通过厚膜印刷与外涂层2A的形成中使用的材料相同的树脂材料来形成。根据厚膜印刷，可以将各间隔部4A正确地作成所期望的尺寸。而且，将各间隔部4A正确地配置在期望的位置。
如图4D所示，在间隔部4A间的区域形成导电层3A。此后在各导电层3A上形成焊料层39A。导电层3A的形成例如通过铜电镀处理得到。利用电镀处理，可以在形成的导电层3A和间隔部4A之间不产生间隙。也通过电镀处理进行焊料层39的形成。
最后，如图4E所示，通过对板1A进行冲切得到多个单元(芯片电阻器A)。这种情况下，为了得到同一制品，优选反复使用一个冲切用模具。成为冲切对象的矩形区域，在图5中，以单点划线表示。一个冲切对象区域，与接邻的其他区域间隔微小的间隔s2而配置。
通过上述方法制造的芯片电阻器A，例如使用焊料回流的方法面安装在印刷线路基板上。如上所述，焊料层39及电极3比间隔体4的下面更向下方突出(参照图2或图3)。因此，可以适当地进行电阻器A的安装。而且，通过外涂层2覆盖电阻体1的上面10a。由此构成，可以防止电阻体1和其他导电部件间的约定外的电导通。
根据上述方法，在形成间隔部4A(对应于间隔体4)后，形成导电层3A(对应于电极3)(图4C及4D)。邻接的间隔板4A间的间隔距离(对应于图2的s1)可以通过树脂材料的厚膜印刷正确地规定。结果，在最终得到的各芯片电阻器A中，一对电极3仅正确地离开所期望的值。而且在电极3的形成时，也不会通过机械装置部分地切削板1A(电阻体1)。因此，针对本发明的芯片电阻器A，与目前的技术不同，不必进行用于电阻值的调整的修整。
在上述的实施方式中，虽然单个电阻器的分割，通过针对板1A的冲切实现，但本发明不限定于此。例如，可以使用线切断机或旋转切断机而分割板1A。此时，沿着图6所示的切断线L1和L2来切断板1A。
图7A～图7C为说明本发明第二实施方式的图。在这些图中，与第一实施方式相同或类似的要件处标注相同的符号。
虽然第二实施方式的芯片电阻器Aa(图7A及7B)具有基本上与第一实施方式的电阻器A(参照图2)同样的构成，但是间隔体的配置(或一对的电极3的配置)不同。具体地，如图7A及7B所示，在电阻体1的背面隔开间隔设置三个间隔体4a～4c。在间隔体4a、4b间，设置有一侧电极3，在间隔体4a、4c间设置另一侧电极3。在各电极3上形成有焊料层39。
在制造芯片电阻器Aa的情况下，使用图7C所示的板1A。在该板1A上，形成多个相互并列延伸的间隔部4A。而且在这些间隔部4A间，设置有导电层3A及焊料层39A(与第一实施方式同样地，在间隔部4A形成后，形成导电层3A及焊料层39A)。沿图中单点划线切断板1A，将其分割成多个单独的芯片。也可以对板1A进行冲切，代替如上的切断。
图8A～8C为说明本发明第三实施方式的图。如图8B所示，在第三实施方式的芯片电阻器Ab中，十字状地形成间隔体4。与此对应，电阻器Ab具有四个电极3。在各电极3上形成焊料层39。
通过沿单点划线切断图8C所示的板1A得到芯片电阻器Ab。在板1A上，形成网格状的间隔部4A、导电层3A及焊料层39A。
例如，芯片电阻器Ab可以用于测量电气电路中电流的电流值。具体些，使用四个电极3中的两个，在作为测量对象的电气电路上连接串联的芯片电阻器Ab。其他两个电极3与电压计相接。芯片电阻器Ab的电阻值为已知。结果，根据电压计所示的电压值，可以算出对于该电气电路的电流值(欧姆法则)。
图9A～9C、10A～10C及11A～11C表示具有四个电极的芯片电阻器的其他的例子。如从图9B、图10B及图11B所理解的，两个电极3a成对，余下的两个电极3b成另一对。电极3a的间隔距离为s3，电极3b的间隔为s4。在图9B的电阻器中，距离s3大于距离s4。在图10B的电阻器中，距离s3小于距离s4。在图11B的电阻器中，距离s3与距离s4相等。在这三种芯片电阻器的制造中所使用的板1A各自在图9C、10C、11C中有所表示。符号4A指示树脂制的间隔部。沿规定的切断线(单点划线)切断板1A。
图12～图14表示根据本发明的第四实施例的芯片电阻器(以符号Ac表示整体)。如从图12及图13所理解的，芯片电阻器Ac包含电阻体1′、绝缘层2′(2a′、2b′)、及一对电极3′。
电阻体1′由具有均匀厚度的Cu-Mn合金、Ni-Cu合金、Ni-Cr合金等金属材料构成。或者，电阻体1′也可以为非金属。如图12所示，在电阻体1′上，形成仅间隔规定距离s1′的两个凹部11′。
绝缘层2′覆盖电阻体1′的上面10a′或背面10b′。例如，绝缘层2′例如由环氧树脂构成。
各电极3′被形成在规定电阻体1′的凹部11′的多个面11a′上，所以，这些电极3′间的距离(最短距离)与凹部11′彼此之间的间隔(更严密的说，在限定各凹部11′的多个面11a′中，电阻体1′的最靠近中央部的面11a″彼此之间的间隔)s1′相等。该距离s1′根据目标电阻值的大小适当改变。电阻体1′的厚度或宽度也同样。在芯片电阻器Ac中，两个电极3′间的电阻值，例如在1mΩ～100mΩ的范围内。
在各电极3′上重叠形成焊料层39′。各电极3′的上下端缘，虽然为与绝缘层2a′、2b′的外表面相同面的形状(参照图13)，但是本发明并不限定于此。如图15所示，各电极3′的上端缘可以以跨过绝缘层2a′的外表面向上方突出，同时同电极的下端缘可以跨过绝缘层2b′的外表面向下方突出的方式构成。在同一图中，电极3′的上下突出量以符号s3′表示。这样的结构，可以通过电镀处理进行电极3′的形成来实现。具体地，如图16A所示，在电极3′的膜厚为相对较小时，电极3′仅形成在电阻体1′的侧面11a′上。在电镀处理的过程中，随着电极3′的膜厚逐渐地增大，电极3′在箭头N1的方向上也增大。结果，如图16B所示，电极3′变得跨过电绝缘层2a′或2b′向上方或下方延伸。焊料层39′也与电极3′同样地，可以通过电镀处理形成。
其次，对于芯片电阻器Ac的制造方法，参照图17A～图17E进行说明。
首先，如图17A所示，准备具有均匀厚度的金属制板1A′。板1A为可以得到多个电阻体1′的充分的大小。如图17B所示，在板1A′的上面10a′及背面10b′各自形成绝缘层2A′。绝缘层2A′可以通过在上面10a′及背面10b′上涂敷(例如通过旋转涂布法)树脂材料来形成。
其次，如图17C所示，在板1A′及绝缘层2A′上形成多个矩形通孔11A′。这些通孔11A′可以通过隔开规定的间隔而以矩阵形并列的方式，通过穿孔来形成。在图的左右方向上，邻近的通孔11A′间的距离与上述的电极间尺寸s1′(参照图12)相同。
如图17D所示，在各通孔11A′的内壁面上，通过诸如铜的电镀处理来形成导电层3A′。之后，在各导电层3A′上，通过电镀处理来形成焊料层(图示省略)。
在电镀处理后，如图17E所示，针对板1A′反复进行冲切。由此，从板1A′得到多个芯片(电阻体1)。在该冲切中，使用单一的冲切用模具(图示省略)。由此，可以使得到的芯片具有同一尺寸。在同一图中，使冲切用模具作用的矩形区域由单点划线所表示。
芯片电阻器Ac，对于所期望的安装对象(例如印刷线路基板)，例如用焊料回流的方法来安装。如上所述，焊料层39′及电极3′的下端缘为与电绝缘层2b′的表面在同一面的形状，或者向下突出的状态。另外，由于电极3′形成在多个面11a′上，例如，与电极3′仅形成在它们中的一个面上11a′的情况比较，电极3′的下端面的面积变大。由这样构成，可以将电阻器Ac对应板印刷基板适当地进行焊接处理。
通过绝缘层2’覆盖电阻体1′的上面10a′及背面10b′，因此，回避了在电阻体1′和其它部件或机器之间产生不当的电导通。
根据上述的芯片电阻器Ac的制造方法，不会不当地改变电阻体1′的电阻值，可以形成电极3′。所以，对于电阻器Ac，不必进行用于电阻值调整的修整，可以降低该部分的制造成本。
在上述制造方法中，通过冲切进行板1A′的分割。可以用线切割机或旋转切割机代替上述方法，沿图18所示的切断线L1′、L2′切断板1A′。
电阻体1′的凹部11′(参照图12)的形状，不限于矩形。例如，如图19A所示，各凹部11′可以具有半圆形的壁面。在这种情况下，将图19B所示的板1A′沿切断线(单点划线)切断。符号11A′表示在板1A′上形成的通孔。各通孔11A′具有相互离开的两个半圆形的壁面。符号3A′表示在通孔11A′上形成的导电层。
虽然图20A及图20B所示的电阻器与上述芯片电阻器Ac(图12及13)实质上相同，但是，不同之处在于，在电阻体1′上形成矩形的通孔12’代替凹部11′。在各通孔12′的内壁面12a′上形成电极3′。这样的芯片电阻器通过沿着单点划线切断图20C所示的板1A′所得到。
图21A所示的电阻器，在电阻体1′上形成四个凹部11′。在各凹部11′上形成电极3′。这样的芯片电阻器，通过沿单点划线切断图21B所示的板1A′所得到。符号11A′表示具有矩形截面的通孔。在各通孔11A′形成有导电层3A′。由于图21A的电阻器具有四个电极，故与芯片电阻器Ab(参照图8A及8B)同样地，可以用于电气电路的电流检测。
图22A所示的芯片电阻器，具有在与矩形的四个角部相对应的位置上设置的圆弧状电极3′。这样的芯片电阻器，通过沿着单点划线切断图22B所示的板1A′所得到。符号11A′表示具有圆形截面的通孔。
图23A～23D所示的芯片电阻器分别对应图12、20A、21A及22A所示的芯片电阻器。在图23A～23C所示的电阻器中，各电极3′以填充电阻体1′的凹部11′或通孔12′的方式形成。在图23D所示的电阻器中，在各角部13′设置的电极3′和电阻体1′为呈现成为一体的完整的矩形形状而构成。
图23A～23D所示的结构，可以通过增加由电镀处理形成的金属膜的膜厚来实现。根据上述结构，可以增加电极3′的连接区域。结果，可以或增加对电极3′的焊接强度，或减少电极3′自身的电阻。
虽然图24A及图24B所示的芯片电阻器在基本的构成中与图19A的芯片电阻器类似，但不同之处在于，在电阻体1′的一对侧边缘上设置有缺口部14′。该缺口部14′是为了电阻体1′的电阻值调整所设置的。如图24B所示，在各缺口部14′上填充树脂材料20′。该树脂为与绝缘层2′相同的材料。
图24A及图24B所示的电阻器，可以通过如下方法来制造。首先，如图25A所示，在板1A′上通过穿孔行成多个通孔14A′。其次，如图25B所示，在板1A′的表背两面涂敷树脂而形成绝缘层2′。此时，将树脂填充至各通孔14A′内。然后，如图25C及图25D所示，在板1A′上形成通孔11A′，在通孔11A′内形成导电层3A′。最后，如图25E所示，沿切断线(单点划线)切断板1A′。
对本发明，虽然有如上的说明，但也可以为将其改变为其它的各种各样的样式的说明。这样的改变，不脱离本发明的思想及范围，普通技术人员完全明白的变更包含在以下的权利要求中。
权利要求
1.一种芯片电阻器，其特征在于，包括具有平坦面的电阻体；在所述平坦面上设置的绝缘层；和在所述平坦面上设置的多个电极，所述多个电极与所属绝缘层接触，并且，所属多个电极通过所述绝缘层相互分离。
2.如权利要求1所述的芯片电阻器，其特征在于，所述绝缘层由树脂材料的厚膜印刷形成。
3.如权利要求1所述的芯片电阻器，其特征在于，所述电阻体具有位于与所述平坦面相反的位置的另外的面，在该另外的面上形成有具有电气绝缘性的外涂层。
4.如权利要求3所述的芯片电阻器，其特征在于，所述外涂层和所述绝缘层由同一材料构成。
5.如权利要求1所述的芯片电阻器，其特征在于，所述电极以比所述绝缘层的厚度大的方式形成。
6.如权利要求1所述的芯片电阻器，其特征在于，在所述电极上形成有焊料层。
7.一种芯片电阻器的制造方法，其特征在于，该方法包括在具有电阻性的板上形成绝缘性图案的工序；与所述绝缘性图案相接触地在所述板上形成导电体的工序；和将所述板分割成多个芯片的工序，所述多个芯片的各个担持所述绝缘性图案中的至少一部分和所述导电体中的至少一部分。
8.如权利要求7所述的制造方法，其特征在于，所述板为具有均匀厚度的平坦的金属板，所述绝缘性图案通过厚膜印刷形成，所述导电体通过电镀处理形成。
9.如权利要求7所述的制造方法，其特征在于，还包含有在所述板的分割前在所述板上形成具有电气绝缘性的外涂层的工序。
10.如权利要求7所述的制造方法，其特征在于，所述板的分割通过使用同一冲切用模具的冲切来进行。
11.一种芯片电阻器，其特征在于，构成为包括具有在厚度方向上相互离开的上面及背面的芯片状电阻体；在所述电阻体上设置的多个电极；和在所述电阻体的所述上面及背面的至少一方形成的、位于所述多个电极之间的绝缘层，所述电阻体具有在所述厚度方向上延伸的多个立起面，所述电极各个设置在这些立起面中的对应的一面上。
12.如权利要求11所述的电阻器，其特征在于，在所述电阻体上，形成有多个由所述立起面决定的凹部。
13.如权利要求11所述的电阻器，其特征在于，所述多个凹部由所述多个电极填充。
14.如权利要求11所述的电阻器，其特征在于，在所述电阻体上，形成有多个由所述立起面决定的通孔。
15.如权利要求14所述的电阻器，其特征在于，所述多个通孔由所述多个电极填充。
16.如权利要求11所述的电阻器，其特征在于，所述多个电极通过在所述厚度方向上延伸，越过所述绝缘层而突出。
17.如权利要求11所述的电阻器，其特征在于，在所述多个电极的各个上，形成有焊料层。
18.一种芯片电阻器的制造方法，其特征在于，该方法包括在具有电阻性的板上形成绝缘层的工序；在所述板上形成多个通孔的工序；在所述多个通孔的各个上，通过电镀处理形成导电体的工序；和将所述板分割成多个芯片的工序。
19.如权利要求18所述的制造方法，其特征在于，将分割所述板的工序，以切分所述多个通孔的方式进行。
20.如权利要求18所述的制造方法，其特征在于，所述多个通孔的形成为，通过穿孔来进行。
全文摘要
本发明提供一种芯片电阻器，包含电阻体(1)、在该电阻体背面形成的绝缘层(4)、通过该绝缘层相互离开的两个电极(3)。各电极(3)与绝缘层(4)接触。在个电极(3)下表面形成焊料层(39)。
文档编号H05K3/34GK1672222SQ0381747
公开日2005年9月21日 申请日期2003年7月22日 优先权日2002年7月24日
发明者塚田虎之 申请人:罗姆股份有限公司