专利名称：光半导体集成电路装置的制造方法
技术领域：
本发明涉及具有光电二极管的光半导体集成电路装置的制造方法，其目的在于，消除层积在光电二极管上的绝缘膜厚的误差，提高光电二极管的感度。
背景技术：
在蓝激光用光电二极管中，由于透明封装内吸收入射光能，封装烧结。因此，必须在IC封装中采用中空封装。其结果是，由于光电二极管形成区域上的绝缘膜与中空封装的空气接触，故绝缘膜表面的入射光产生反射，且其与绝缘膜的膜厚相关，其结果，光电二极管的感度因绝缘膜的偏差而产生偏差。
因此，针对绝缘膜膜厚的偏差引起的感度的偏差，作为表面保护膜，具有在光电二极管形成区域上仅覆盖硅氮化膜的单层膜的技术(参照专利文献1)。
专利文献1 特开2001-320078号公报在专利文献1的发明中，所述硅氮化膜被作为蚀刻绝缘膜时的蚀刻截止膜使用，利用湿蚀刻一次除去绝缘膜。因此，在进行蚀刻除去时，相对于衬底表面，在水平方向也会进行蚀刻，难于蚀刻成所需的结构，具有加工精度低的问题。
发明内容
本发明是鉴于所述问题点开发的，在本发明的光半导体集成电路装置的制造方法包括如下工序准备半导体衬底，在该半导体衬底上形成半导体层，并在该半导体层上形成光电二极管；在所述光电二极管形成区域的所述半导体层表面形成硅氮化膜后，在该硅氮化膜上形成硅氧化膜；在所述硅氧化膜上形成多晶硅膜；在所述多晶硅膜上面层积绝缘层；利用于蚀刻，由该绝缘层表面除去所述光电二极管形成区域的所述绝缘层；除去所述硅氧化膜和所述多晶硅膜，使所述硅氮化膜露出。因此，在本发明的半导体集成电路装置的制造方法中，在除去形成于光电二极管形成区域上的绝缘层时，通过干蚀刻除去该绝缘层。因此，可提高蚀刻的加工精度，可实现细微化的工艺。
本发明的光半导体集成电路装置的制造方法具有如下特征，在除去所述绝缘层的工序中，将所述多晶硅膜用作蚀刻截止膜，通过所述干蚀刻除去该绝缘层。因此，在本发明的光半导体集成电路装置的制造方法中，在除去形成于光电二极管形成区域的绝缘层时，将多晶硅膜用作蚀刻截止膜。因此，在本发明中，可通过干蚀刻除去光电二极管形成区域上的绝缘层。
本发明的光半导体集成电路装置的制造方法具有如下特征，在除去所述多晶硅膜的工序中，将所述硅氧化膜用作蚀刻截止膜，通过干蚀刻除去所述多晶硅膜，在除去所述硅氧化膜的工序中，将所述硅氮化膜用作蚀刻截止膜，通过湿蚀刻除去所述硅氧化膜。因此，在本发明的光半导体集成电路装置的制造方法中，通过干蚀刻除去多晶硅膜。然后，通过湿蚀刻除去硅氧化膜。因此，可仅在光电二极管上面配置作为反射防止膜的硅氮化膜。
在本发明的光半导体集成电路装置的制造方法中，可在除去形成于光电二极管的反射防止膜上面的绝缘层时，通过干蚀刻进行除去。即，在本发明中，通过将硅氮化膜上面的多晶硅膜用作干蚀刻的蚀刻截止膜，可提高元件的加工精度，实现细微化的工艺。
在本发明的光半导体集成电路装置的制造方法中，在作为光电二极管反射防止膜的硅氮化膜上面形成硅氧化膜，并在硅氧化膜上形成多晶硅膜。然后，在干蚀刻绝缘膜时，将多晶硅膜用作蚀刻截止膜。另外，在干蚀刻多晶硅膜时，将硅氧化膜作为蚀刻截止膜使用。因此，在本发明的光电二极管中虽然使用干蚀刻，但由于没有超量蚀刻作为反射防止膜的硅氮化膜，故可防止其膜厚的偏差。其结果是，在本发明的光电二极管中，可提高入射光的感度，实现细微化结构。
图1是说明本发明实施例的光半导体集成电路装置的制造方法的剖面图；图2是说明本发明实施例的光半导体集成电路装置的制造方法的剖面图；
图3是说明本发明实施例的光半导体集成电路装置的制造方法的剖面图；图4是说明本发明实施例的光半导体集成电路装置的制造方法的剖面图；图5是说明本发明实施例的光半导体集成电路装置的制造方法的剖面图；图6是说明本发明实施例的光半导体集成电路装置的制造方法的剖面图；图7是说明本发明实施例的光半导体集成电路装置的制造方法的剖面图；图8是说明本发明实施例的光半导体集成电路装置的制造方法的剖面图；图9是说明本发明实施例的光半导体集成电路装置的制造方法的剖面图；图10是说明本发明实旋例的光半导体集成电路装置的制造方法的剖面图；图11是说明本发明实施例的光半导体集成电路装置的制造方法的剖面图。
具体实施例方式
以下，参照图1～图12详细说明作为本发明一实施例的光半导体集成电路装置的制造方法。
首先，如图1所示，将光致抗蚀剂58作为掩模，在P型单晶硅衬底24上离子注入硼(B)。然后，由N2气体施加4小时左右1180℃的热处理，在P型单晶硅衬底24表面扩散形成第一分离区域31的硼(B)。
其次，如图2所示，在P型单晶硅衬底24上以比电阻100Ω·cm以上、厚度15um形成非掺杂的第一外延层25。
如图3所示，将第一外延层25表面进行约1100℃的热氧化，成长约6700的硅氧化膜，形成选择掩模。然后，将形成NPN晶体管的N+型埋入层41和电容元件的N+型埋入层40的锑扩散。
如图4所示，使用HF系的蚀刻剂除去作为选择掩模使用的硅氧化膜，以光致抗蚀剂为掩模，离子注入形成第二分离区域32的硼(B)。然后，在P型单晶硅衬底24的整体上由N2气体施加4小时左右的1180℃的热处理，通过使第一及第二分离区域31、32扩散，将两者连接。这样，形成分离区域27。
然后，如图5所示，在第一外延层25上形成比电阻1.2Ω·cm、膜厚7um的磷掺杂的第二外延层26。然后，将第二外延层26的表面热氧化。然后，由N2气体施加两小时左右的约1180℃的热处理，使分离区域再度扩散。由于通过该热处理将第二分离区域32扩散到硅表面侧，故可使后述的第三分离区域33相应较浅地扩散。因此，可抑制第三分离区域33的横向扩散，可缩小第三分离区域33的所占表面面积。其结果可提高集成度。然后，光刻硅氧化膜，形成选择掩模。然后，使形成第三分离区域33的硼(B)扩散。第一和第二外延层25、26通过完全贯通两者的P+型分离区域27，将形成光电二极管21的第一岛区域28、形成电容元件22的第二岛区域29、形成NPN晶体管23的第三岛区域30电分离。然后，向基极进行离子注入，由N2气体进行一小时左右约1100℃的热处理，进行基极扩散，形成NPN晶体管的基极区域42。
然后，如图6所示，向发射极离子注入磷(P)，由N2气体进行40分钟左右约900℃的热处理，进行发射极扩散，形成NPN晶体管的发射极区域43和集电极接点区域44。同时，形成电容元件的下部电极区域37，形成光电二极管的N+型扩散区域34。
如图7所示，除去N+型扩散区域34和下部电极区域37上的硅氧化膜35，利用CVD法堆积900程度膜厚的硅氮化膜，利用光蚀刻形成光电二极管的表面保护膜36和电容元件的电介质覆膜38。
然后，如图8所示，利用CVD法堆积500～1200左右非掺杂的硅氧化膜50，并堆积2000左右的多晶硅膜51。然后，光刻除去光电二极管部以外的多晶硅膜51。此时的蚀刻采用使用CF4+O2系气体进行的干蚀刻。
如图9所示，堆积6000～10000左右的硅氧化膜52。
然后，为形成电容元件22上部电极用开口，光刻电容元件22上的非掺杂硅氧化膜50和硅氧化膜52。此时的蚀刻采用使用HF系蚀刻剂进行的湿蚀刻。然后，开设接触孔。在本实施例中，接触孔被作为NPN晶体管23的电极取出用而形成。另外，虽未图示，为用于电容元件22或光电二极管21的电极取出用也形成接触孔。接触孔形成时的蚀刻，首先，进行使用HF系蚀刻剂的湿蚀刻，开设接触孔至中途，然后，进行干蚀刻，完全地形成接触孔。进行湿蚀刻至中途的目的是，通过侧面蚀刻将接触孔的上端扩大，这样，可提高由以后的工序堆积的Al的分步敷层，防止Al断线。
然后，堆积约1.2um Al-Si合金，利用光刻技术形成1stAl。此时的蚀刻采用干蚀刻。利用1stAl在电容元件22上形成电容元件上部电极39。同时，在NPN晶体管23上形成电极46。
其次，如图10所示，利用光刻技术除去光电二极管21上的硅氧化膜52。此时的蚀刻采用使用CHF3+O2系气体的干蚀刻。在蚀刻时，将多晶硅膜51作为蚀刻截止膜使用。因此，所述气体选择为使硅氧化膜52对多晶硅膜51的选择比为10～20左右。通过将多晶硅膜51作为蚀刻截止膜使用，可防止因超量蚀刻消去作为反射防止膜的硅氮化膜36，防止其膜厚的偏差。
其次，如图11所示，利用光刻技术除去光电二极管21上的多晶硅膜51。此时的蚀刻采用使用CF4+O2系气体的干蚀刻。当蚀刻时，将硅氧化膜50作为蚀刻截止膜使用。因此，所述气体选择为使多晶硅膜51硅氧化膜50的选择比为15～25左右。
然后，利用光刻技术除去光电二极管21上的硅氧化膜50。此时的蚀刻采用使用HF系蚀刻剂进行的湿蚀刻。蚀刻时将硅氮化膜36作为蚀刻截止膜使用。因此，所述蚀刻剂选择为硅氧化膜50对硅氮化膜36的选择比为10，最好为20左右。在蚀刻后的形状上，由于向硅氧化膜50单侧施加约1200程度的侧面蚀刻，故其上的多晶硅膜51形成按该蚀刻量向横向突出的形状，但设备方面没有问题。然后，通过形成钝化覆膜48，形成光半导体装置的结构。
其次，说明光电二极管21的结构和作用。首先，关于该结构，如上所述，由非掺杂形成第一外延层25，由磷掺杂形成第二外延层26。在该结构中，N+型扩散区域34被作为阴极区域使用。然后，P型单晶硅衬底24被作为阳极使用。
另外，在本实施例中，在N+型扩散区域34的表面形成作为反射防止膜的硅氮化膜36。然后，在N+型分离区域34的局部除去硅氮化膜36的部分配设阴极电极(未图示)，在分离区域27的表面配设阳极电极(未图示)。
其次，说明光电二极管21的作用。在阴极电极上施加+5V的Vcc电位，在阳极电极上施加GND电位，在该反偏压状态下，使光电二极管21动作。当给予这样的反偏压状态时，耗尽层向光电二极管21的第一和第二外延层25、26上扩展，由于第一外延层25是高比电阻层，故尤其是向第一外延层25中较大地扩展。该耗尽层容易地扩展，直至P型单晶硅衬底24，可得到极其厚的耗尽层。因此，可降低光电二极管21的结电容，可进行高速应答。
权利要求
1.一种光半导体集成电路装置的制造方法，其特征在于，包括如下工序准备半导体衬底，在该半导体衬底上形成半导体层，并在该半导体层上形成光电二极管；在所述光电二极管形成区域的所述半导体层表面形成硅氮化膜后，在该硅氮化膜上形成硅氧化膜；在所述硅氧化膜上形成多晶硅膜；在所述多晶硅膜上面层积绝缘层；利用干蚀刻，由该绝缘层表面除去所述光电二极管形成区域的所述绝缘层；除去所述硅氧化膜和所述多晶硅膜，使所述硅氮化膜露出。
2.如权利要求1所述的光半导体集成电路装置的制造方法，其特征在于，在除去所述绝缘层的工序中，将所述多晶硅膜作为蚀刻截止膜使用，并通过所述干蚀刻除去所述绝缘层。
3.如权利要求2所述的光半导体集成电路装置的制造方法，其特征在于，在除去所述多晶硅膜的工序中，将所述硅氧化膜作为蚀刻截止膜使用，通过干蚀刻除去所述多晶硅膜。在除去所述硅氧化膜的工序中，将所述硅氮化膜作为蚀刻截止膜使用，并通过湿蚀刻除去所述硅氧化膜。
全文摘要
一种光半导体集成电路装置的制造方法，在现有的光半导体集成电路装置中，反射防止膜的硅氮化膜被作为蚀刻绝缘膜时的蚀刻截止膜使用，通过湿蚀刻一次除去绝缘膜。因此，具有加工精度劣化这样的问题。在本发明的半导体集成电路装置中，在硅衬底(24)上面形成多层配线层后，通过干蚀刻除去光电二极管21的反射防止膜上面的绝缘层。此时，多晶硅膜(51)被作为蚀刻截止膜使用。因此，在本发明的光电二极管中虽会使用干蚀刻，但不会超量蚀刻作为反射防止膜的硅氮化膜，故可防止其膜厚的偏差。其结果是，在本发明的光电二极管中，可提高入射光的感度，实现细微化的结构。
文档编号H01L27/06GK1612320SQ20041001201
公开日2005年5月4日 申请日期2004年9月28日 优先权日2003年9月29日
发明者高桥强, 冈部克也, 初谷明 申请人:三洋电机株式会社