专利名称：接合垫区的结构的制作方法
技术领域：
本实用新型关于一种半导体集成电路(semiconductor Integrated circuits；ICs)的构造，一种能够防止接合垫(bonding pad)剥离(peeling)的接合垫区构造。
背景技术：
当集成电路制造完成之后，形成于表面的顶部金属层是经界定成复数接合垫(bonding pad)，而分别与形成于底层金属垫(metal pad)成电性连接后，经打线机(bonder)以金属线连接于接合垫与导架相对应的导脚间。换言之，接合垫是作为内部电路与外接信号导脚间的介面，而外接信号不外乎就是电源信号、接地信号、或输入/输出信号等。
以下配合图1、图2说明公知的金属垫构造。首先，请参照图1，其绘示出公知金属垫构造的剖面图。其中，标号108为一半导体基底，其上形成有若干半导体元件，此处为简化图式，仅绘示出一平整基底。一第一图案介电层202形成于此基底108上以作为金属间介电层(lnter-metal dielectric；IMD)，例如是低介电材料层，且一第一金属垫单元201，外型为正方形或矩形，形成于上述金属间介电层202内，以作为连接半导体元件内连线与外部导线的电性连接结构。之后，在第一图案介电层202及第一金属垫单元201上形成有一第二图案介电层204，而位于第一金属垫单元201上方的介电层204形成有介层洞(viahole)204a，介层洞204a内有铜金属插塞(Plug)204b，用以电性连接第一金属垫单元201。接着，第二图案介电层204上形成有一第三图案介电层206及第二金属垫单元205。此金属垫单元205外型同样为方形或矩形，是用以透过插塞204b及第一金属垫单元201而与基底108上的半导体元件作电性连接并作为连接外部电路的接合垫(bonding pad)。最后，在第二金属垫单元205周边上方，形成有一钝态(passivation)保护层208，以保护接垫205在后续封装(Package)制程中不受到损害。上述保护层208具有一开口208a而露出上述金属层205表面以作为后续打线机的金属线接合的部分。
然而，请参照图2，其绘示出根据第1图的第一图案介电层202及第一金属垫单元201的上视图。如上所述，由于第一图案介电层202机槭强度弱并且附着性(bondability)不佳，因此在化学机械研磨(chemical mechanical polishing；CMP)应力的作用下，容易在第一金属垫单元201的角落发生应力集中而介电层202产生龟裂，严重影响元件的电特性及产品的品质。再者，经过打线机施加的机械应力及超音波振荡的双重作用之后，第一介电层202会发生龟裂及剥离的现象，如图2所示。更严重的是，整个顶部金属层205及金属层201会被打线机的金属线掀起而脱离(peeling)介电层(未绘示)而形成陷坑(crater)，造成半导体装置失效。
于公元2001年10月23日公告的美国专利第6,306,749B1号以及公元2001年11月6日公告的美国专利第6,313,541B1号中Lin等人皆揭露一种可防止接合垫区剥落的结构，主要皆是利用增加接合垫与周围的接面积以增加其附着力，然而，随着半导体集成度的增加且半导体元件随之缩小的趋势之下，这些复杂的结构在尺寸缩小的制作上面临极大的困难。
发明内容
有鉴于此，为了解决上述问题，本实用新型主要目的在于提供一种接合垫区的结构，不仅可增加外部应力的释放，也可以确保接合垫区的黏着性，达到防止接合垫的剥离、陷坑的目的。
本实用新型提供一种接合垫区的结构，适用于一半导体基底上，用以打线制作接脚(wire bond)于所述接合垫表面，其中包括一图案化介电层，形成于所述半导体基底表面；一顶部金属层，具有复数开口，且设置于所述图案化介电层内，使所述开口内充满所述图案化介电层；以及一接合垫，设置于所述图案化介电层内且与所述顶部金属层重叠，其表面露出于所述图案化介电层外。
所述的接合垫区的结构，其中所述开口的形状为矩形、三角形、不规则形状、任意图案或任意文字。
所述的接合垫区的结构，其中所述开口大体设置于所述顶部金属层的四个角落。
所述的接合垫区的结构，其中还包括一保护层，设置于所述接合垫的周围上方的图案化介电层表面，仅露出所述金属垫表面，作为接合的部分。
所述的接合垫区的结构，其中还包括复数金属层，分别设置于所述图案化介电层内的顶部金属层下方，其中各金属层之间以复数金属插塞相连。
所述的接合垫区的结构，其中由上视图来看，整个所述开口包含于所述顶部金属层内部。
所述的接合垫区的结构，其中由上视图来看，所述开口与所述顶部金属层外部相连通。
所述的接合垫区的结构，其中所述开口内充满所述图案化介电层，由上视图来看，部分所述开口与所述顶部金属层外部相连通，且部分所述开口整个包含于所述顶部金属层内部。
根据本实用新型，利用在顶部金属层中设计开口，用以释放外部应力，而且开口内部充满图案化介电层，可使得整个接合垫区对图案化介电层的附着力性(adhesion)增加，加强整个接合垫区结构的联锁能力(interlock capability)，避免在进行打线接合时，打线机施加的机械应力及超音波振荡而造成金属垫剥离、陷坑的问题发生。
图1是公知的金属垫构造的剖面图；图2是公知的金属垫构造的俯视图；图3是本实用新型的一较佳具体实施例的接合垫区的结构剖面图；图4A-4F是本实用新型的一较佳具体实施例的顶部金属层的俯视图；
图5A-5E是本实用新型的另一较佳具体实施例的顶部金属层的俯视图；图6A-6C是本实用新型的又一较佳实施例的顶部金属层的俯视图。
符号说明100、108——半导体基底111、202——第一图案化介电层112、204——第二图案化介电层113、206——第三图案化介电层114——第四图案化介电层115——第五图案化介电层120、208——保护层131——第一金属层132——第二金属层133——第三金属层134——第四金属层140——顶部金属层150——接合垫I——接合开口201——第一金属垫单元204a——介层洞204b——金属插塞205——第二金属垫单元208——保护层208a——开口具体实施方式
以下利用图3的接合垫区的结构剖面图以及图4、图5与图6的顶部金属层的上视图，说明根据本实用新型的一较佳实施例。
首先，请先参照图3，说明本实用新型的接合垫区的结构。该结构主要包括形成于半导体基底100表面的一图案化介电层115、具有复数开口的一顶部金属层140以及设置于图案化介电层115内且与顶部金属层140重叠的一接合垫150。
图中显示一半导体基底100，半导体基底100表面可能具有任何所需的半导体元件，例如晶体管、二极管以及任何习知的半导体元件，此处为求简化图示起见，图中并未绘示。并且，复数图案化介电层，例如一第一图案化介电层111、一第二图案化介电层112、一第三图案化介电层113、一第四图案化介电层114与一第五图案化介电层115，依序堆叠于半导体基底100上。各图案化介电层11 1～115的材质例如为氧化硅(SiO2)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)或是其他低介电常数材料，如氟硅玻璃(FSG)。
另外，复数金属层，例如第一金属层131、第二金属层132、第三金属层133与第四金属层134，分别设置于第一至第四图案化介电层131-134内部。图中绘示四层金属层131-134，然而实际上金属层的层数可配合电路设计而调整，可依需求而定，并不在此加以设限。至于图案化介电层的层数则必须配合金属层的数目，使每一金属层接设置于每一图案化介电层内部。
另外，顶部金属层140是指最顶层的金属层，设置于最顶层(第五)图案化介电层115内部。本实用新型的特征是顶部金属层140具有复数开口，并且开口内部必需充满图案化介电层115。由于外部应力容易集中于角落，所以该些开口大体设置于顶部金属层140的四个角落，可以有效消除且释放外部应力，而且开口内部充满图案化介电层115，可使得整个接合垫区对图案化介电层的附着力增加，如此一来，便可有效防止接合垫区因受到打线接合引发应力而导致剥落。由剖面图中并无法观察到顶部金属层140内部的开口，后续文中将以上视图详细说明顶部金属层140内部的开口。
各层金属层131至134与顶部金属层140的材质可包括铜(Cu)、铝(Al)或铜铝合金(Cu/Alalloy)。并且，各金属层131至134与预部金属层140之间皆设置复数金属插塞10，以作为电性连接。金属插塞10的材质例如为金属钨(W)。
另外，接合垫(bonding pad)150重叠于顶部金属层的表面，同样设置于图案化介电层115内部，并且其表面露出至外部，用以后续藉由打线制作接脚，用以与外部电性连接。接合垫150的材质例如为金属铝(Al)。
最后，一保护层120，设置于接合垫150的周围上方的图案化介电层115表面。并且，保护层120具有一接合开口I，用以露出接合垫150表面，以方便接合垫150进行打线。
各层金属层131至134、顶部金属层140与接合垫150的形状通常为矩形，也可以依照需求制作成其他形状，在此并不加以设限。
本实用新型的特征在于顶部金属层150的开口200，请参见图4A至图4F，开口200a可以整个包含于顶部金属层150内部，另外，请参见图5A至图5E，开口200b也可以与顶部金属层150外部相连通，或是两者型态的开口200a、200b皆同时存在(如图6A至图6C所示)。开口200a、200b的形状可包括弧形、直线、带状、锯尺形、钻石形、长方形、多边形(可由三边至八边，或甚至更多边，例如矩形、三角形、五角形、六角形、八角形...等)、不规则形状、任意图案或任意文字(例如C、E、H、I、J、K、L、M、N、O、U、V、W、X...等)，在此并不加以设限，且大体设置于顶部金属层150的四个角落。
根据本实用新型，利用在顶部金属层中设计开口，用以释放外部应力，而且开口内部充满图案化介电层，可使得整个接合垫区对图案化介电层的附着力性(adhesion)增加，加强整个接合垫区结构的联锁能力(interlock capability)，避免在进行打线接合时，打线机施加的机械应力及超音波振荡而造成金属垫剥离、陷坑的问题发生。
权利要求1.一种接合垫区的结构，适用于一半导体基底上，用以打线制作接脚(wirebond)于接合垫表面，其特征在于包括一图案化介电层，形成于所述半导体基底表面；一顶部金属层，具有复数开口，且设置于所述图案化介电层内，使所述开口内充满所述图案化介电层；以及一接合垫，设置于所述图案化介电层内且与所述顶部金属层重叠，其表面露出于所述图案化介电层外。
2.如权利要求1所述的接合垫区的结构，其特征在于所述开口的形状为矩形、三角形、不规则形状、任意图案或任意文字。
3.如权利要求1所述的接合垫区的结构，其特征在于所述开口大体设置于所述顶部金属层的四个角落。
4.如权利要求1所述的接合垫区的结构，其特征在于还包括一保护层，设置于所述接合垫的周围上方的图案化介电层表面，仅露出所述金属垫表面，以作为接合的部分。
5.如权利要求1所述的接合垫区的结构，其特征在于还包括复数金属层，分别设置于所述图案化介电层内的顶部金属层下方，其中各金属层之间以复数金属插塞相连。
6.如权利要求1所述的接合垫区的结构，其特征在于由上视图来看，整个所述开口包含于所述顶部金属层内部。
7.如权利要求1所述的接合垫区的结构，其特征在于由上视图来看，所述开口与所述顶部金属层外部相连通。
8.如权利要求1所述的接合垫区的结构，其特征在于所述开口内充满所述图案化介电层，由上视图来看，部分所述开口与所述顶部金属层外部相连通，且部分所述开口整个包含于所述顶部金属层内部。
专利摘要本实用新型提供了一种接合垫区的结构，其能够达到在集成电路的结构中有效防止接合垫剥离的目的。一种接合垫区的结构，适用于一半导体基底上，用以打线制作接脚(wire bond)于接合垫表面，其特征在于包括一图案化介电层，形成于所述半导体基底表面；一顶部金属层，具有复数开口，且设置于所述图案化介电层内，使所述开口内充满所述图案化介电层；以及一接合垫，设置于所述图案化介电层内且与所述顶部金属层重叠，其表面露出于所述图案化介电层外。
文档编号H01L23/50GK2696127SQ20042004969
公开日2005年4月27日 申请日期2004年4月22日 优先权日2004年4月22日
发明者黄泰钧, 李资良 申请人:台湾积体电路制造股份有限公司