专利名称：平面型雪崩光电二极管的制作方法
技术领域：
本发明涉及光电二极管。更具体地说，本发明涉及雪崩光电二极管。
背景技术：
由于已知的光子与电子间的相互作用，近年来，在光电二极管领域中已经取得进展，特别是那些利用半导体材料的光电二极管。一类基于半导体的光电二极管，亦称雪崩光电二极管，包括许多用于不同目的的诸如吸收和倍增(multiplication)的半导体材料。
雪崩光电二极管结构，通过被激发的电荷载流子的作用，在倍增层中产生大量电子空穴对，给出大的增益。为了防止吸收层中的隧道效应，调整雪崩光电二极管自身内的电场，使倍增层中的电场，显著高于吸收层中的电场。
一种被称为台面雪崩光电二极管的特殊类型雪崩光电二极管，呈现高场的p-n结和大量暴露的表面及界面状态，这些暴露的表面及界面状态，使该类型的雪崩光电二极管难以用绝缘材料层钝化。因此，常规的InP/InGaAs雪崩光电二极管，使用掩盖p-n结的扩散结构。但是，这些InP雪崩光电二极管，对p型半导体区的深度和掺杂密度两者，要求极其精确的扩散控制，以及精确控制这种扩散要进入的n掺杂区。这种决定性的掺杂控制是必需的，因为扩散可以控制p-n结的位置、倍增区中电场的幅值、雪崩区的长度、和电荷控制层中总的电荷，该总电荷确定高场InP雪崩区及低场InGaAs吸收区两区中的电场值，高场InP雪崩区中的电场值必须足够大，以产生倍增，低场InGaAs吸收区中的电场值必须足够小，以避免隧道效应。此外，在这种配置中，使用精确地放置的扩散或注入保护环，以避免在扩散的p-n结边缘上出现雪崩击穿。保护环与决定性地控制的扩散的组合，使电容增加、使带宽降低、和使生产率下降，从而增加这些APD的成本。
对超高速性能的检测器，可以用InAlAs而不用InP作雪崩层，因为更高的能带隙降低隧道效应，从而可使用更薄的雪崩区，得到更高的速度和更高性能的接收器。但是，在InAlAs中要获得扩散结构则更为困难，因为更大的电子雪崩系数(相对于空穴)，最好是使它的电子倍增，而不是如在标准InP基APD中那样使空穴倍增。再有，简单地把标准的p掺杂扩散结构颠倒是不够的，因为n掺杂物扩散得不够快。
发明内容
本发明给出一种平面型雪崩光电二极管，它包括第一和第二接触层、有扩散区的半导体层、半导体倍增层、和半导体吸收层。扩散区的面积比半导体层小，且其位置邻近第一接触层，而半导体倍增层位于第一和第二接触层之间。
按照本发明的另一方面，是一种平面型雪崩光电二极管，它包括第一和第二接触层、半导体吸收层、和半导体倍增层。第一接触层的面积比半导体吸收层的面积小。半导体吸收层位于第一接触层和半导体倍增层之间，而半导体吸收层和半导体倍增层都位于第一和第二接触层之间。
本发明各个实施例给出的光电二极管，有低的电容，并在吸收层和倍增层边缘附近有低的场。
其他的特性和优点，从下面的说明及权利要求书可清楚看到。
图1是按照本发明的平面型雪崩光电二极管的断面视图。
图2是按照本发明另一种平面型雪崩光电二极管的断面视图。
图3是该平面型雪崩光电二极管的电容的实验曲线。
图4是该平面型雪崩光电二极管在穿通以上的电容的实验曲线，该曲线作为p接触尺寸和绝缘台面尺寸的函数画出。
图5示意画出通过倍增层的电场分布曲线的计算结果，该分布曲线表明，场在中心是极大。
图6是光电流增益的实验曲线，该曲线作为跨越装置距离的函数画出。
图7示意画出通过吸收层的电场分布曲线的计算结果，该分布曲线表明，场在中心是极大，而在台面边缘降到可忽略的值。
图8示意画出通过装置中心的电场分布曲线的计算结果，分布该曲线表明，场在倍增层中是高的，而在吸收层中是低的。
图9按照本发明，画出有附加场控制结构的图1平面型雪崩光电二极管的断面视图。
图10按照本发明，画出有附加场控制结构的图2平面型雪崩光电二极管的断面视图。
图11按照本发明另一个实施例，画出平面型雪崩光电二极管的断面视图，它有伸延进吸收区的扩散区。
图12按照本发明再一个实施例，画出平面型雪崩光电二极管的断面视图，它有附加的氧化的场控制结构。
具体实施例方式现在参考图1，图上画出一种光电检测器结构，具体说，是一种体现本发明原理的平面型雪崩光电二极管(“APD”)，并记以10。作为它的主要组成部分，APD 10包括p型接触层12和定义第二n型接触层的第一n型半导体层28。该雪崩光电二极管10通过扩散p型掺杂，建立p-n结和p接触，对增加的性能优化。具体说，p型接触层12位于第二n型半导体层16之上，该第二n型半导体层16包括p型扩散区14，用于形成p-n结和建立与第二n型半导体层16的p接触。或者，半导体层16可以是p型，以便通过扩散形成p-p+结。半导体层16可以是无掺杂的或低掺杂的，以利于在偏置电压下形成耗尽区。
平面型雪崩光电二极管10还包括无掺杂的或n或p型半导体吸收层20。该吸收层可以与半导体层16被第一分段层18a分隔，以增加光电二极管的速度。吸收层20位于半导体层16和半导体倍增层24之间。在一些实施例中，半导体吸收层20与倍增层24被p型半导体电荷控制层22及第二分段层18b分隔。n型接触层26收集电子并在图上示于第一n型半导体层28之上。
第一n型半导体层28选自包括三成分半导体的一组，或III-V族半导体。因此，第一n型半导体层28，要么是III族的两个元素与V族的一个元素组合，要么是反过来，V族的两个元素与III族的一个元素组合。下面给出周期表中代表性的族的表。
在一些实施例中，第一n型半导体层28是InAlAs。但是，应当指出，第一n型半导体层28可以是任何二成分或三成分半导体，只要为平面型雪崩光电二极管10提供优化运行的能带隙。
半导体倍增层24也选自包括三成分半导体的一组，或III-V族半导体。在优选实施例中，该半导体倍增层24是InAlAs。最好是，半导体吸收层20也选自包括三成分半导体的一组，或III-V族半导体。在优选实施例中，该半导体吸收层20是是InGaAs。但是，应当指出，半导体吸收层20和半导体倍增层24两者，都可以是任何二成分或三成分半导体，只要为平面型雪崩光电二极管10提供优化运行的能带隙。
第二半导体层16也选自包括三成分半导体的一组，或III-V族半导体。同前，第二半导体层16，要么是III族的两个元素与V族的一个元素组合，要么是反过来，V族的两个元素与III族的一个元素组合。在优选的实施例中，该第二半导体层16是InAlAs。但是，应当指出，第二半导体层16可以是任何二成分或三成分半导体，只要为平面型雪崩光电二极管10提供优化运行的能带隙。
如前面所指出，半导体层16在自身和p型接触面积12之间的结附近，部分地定义p型扩散区14。是局部p型扩散区14的小面积，而不是较大面积的外部台面，确定平面型雪崩光电二极管10在前述扩散结的电容，由此增加结构的整个速度。
平面型雪崩光电二极管10的一个特性，是所有决定性层的厚度和掺杂浓度，都在初始晶体生长中调整，从而是受控制的，使它们能被重复地生长并在整个晶片上是均匀的。因此，与制造时过程控制关联的困难，特别是涉及扩散步骤的那些困难，不再成为问题。
图2所示是另一种平面型雪崩光电二极管110的实施例，它包括微台面结构32。对光电二极管110，上述扩散的半导体区14，被p型半导体层代替，该p型半导体层是外延生长进微台面结构32的。p型半导体层32可以是InAlAs，或任何其他类型的、为优化性能提供合适的能带隙的III-V族半导体。
与图1所示结构10类似，平面型雪崩光电二极管110也包括p型接触层12、由例如InAlAs构成的接触和钝化层16、和提供另一个接触面积的第一n型半导体层28。p型接触层12位于p型半导体层32之上。钝化区34包围p型半导体层32及平面型雪崩光电二极管的其余结构。合适的钝化材料包括BCB(benzocyclobutene，苯并环丁烯)、氧化硅、氮化硅、或聚酰亚胺。
要制造光电二极管110，在开始时生长包括p型半导体层32的全部结构，然后用停止蚀刻层使光电二极管110向下蚀刻，到达高能带隙的钝化层16，该停止蚀刻层位于钝化层之上。前述过程定义控制有关电容区的局部p接触区32，从而得到低电容的和高速的雪崩光电二极管。此外，整个平面型雪崩光电二极管110是外延生长的，并不要求p型扩散。
另一种形成钝化区34的途径，是利用湿式氧化。可以使p型半导体层32氧化，一直到钝化层或第一分段层18a。类似地，外部台面各侧，包括n型半导体层24、p型半导体电荷控制层22、和第二分段层18b，能够被氧化，例如像图12的光电二极管510所示。最后，可以把第一n型半导体层28氧化，使未氧化和已氧化层之间出现渐变的界面。这样可以降低第一n型半导体层28和n型半导体倍增层24之间的场，导致增强的钝化。
钝化的途径可以与质子或氧原子注入结合，以便更多地控制p型半导体电荷控制层22，同时降低外部台面边缘上的场，进一步改进钝化。
另外，整个结构可以用合适的钝化技术钝化，诸如BCB(benzocyclobutene，苯并环丁烯)。或者，可以用其他表面钝化材料，诸如氧化硅、氮化硅、或聚酰亚胺，使平面型雪崩光电二极管210外侧钝化。
因为电容不是由大的非决定性绝缘台面确定的，所以平面型雪崩光电二极管110和光电二极管10，由于p-n结的面积小，电容低，因而是高速的。注意，因为电子是在InAlAs中而不是空穴在InP中雪崩，所以这些结构与通常InP/InGaAs的APD几何结构是颠倒的。这种颠倒能使InGaAs吸收区中的耗尽场区位于器件的顶部(即在晶片表面附近)，而不像常规的InP APD那样。就是说，这些结构10、110能使高场倍增区被掩盖在低场吸收区之下。这一特性意味着，在上部表面上的电场，看来像在低场PIN检测器中的电场，从而不需要保护环，尽管在必要时，可以用保护环进行附加的场控制。
图1和2画出p+电荷控制层22，它可以用碳或Be作为p掺杂物生长，跨越整个绝缘台面伸延。尽管在该绝缘台面中的p-n结有大的面积，但在穿通以上的电容基本上没有增加。这是因为器件的电容(在电荷穿通和耗尽之后)，主要由小的扩散区面积(光电二极管10)或蚀刻的p+区面积(光电二极管110)确定，不由绝缘台面确定，从而导致低电容的、高速的APD。
图3画出图1所示结构的电容与偏置电压的关系。从图3可见，低电容在达到穿通电压之后出现。具体说，电容开始于低偏置电压时的值，该值对应于与倍增层的厚度一起的大的绝缘台面面积。但是，在穿通之后的高偏置电压上(就是说，当电荷控制层及吸收层耗尽时)，电容下降至对应于小的p接触12的面积加上对应于p和n接触之间总耗尽区厚度的值。此外，图4画出穿通以上的电容值，随p接触面积而增加，但正如期望那样，与大的绝缘台面的面积无关。对小于50微米的直径，沿横坐标轴的台面直径与微台面对应(绝缘台面固定在50微米)，对大于50微米的直径，微台面被固定在40微米，而绝缘台面是增加的。
再有，因为电场在InAlAs雪崩区的中心最大，而在雪崩区边缘是低的，所以不需要保护环，尽管可以用保护环进行场的精细控制。图5示意地画出这一点，图上画出雪崩区24中计算的场，该场只在APD中心、直接在p接触下面是大的。因此，指数地依赖于场的雪崩增益，只在APD中心是大的。这一点已在实验上被证实，如图6中所示，图上画出作为离开器件中心距离函数的测量的光电流增益。
类似地，如图7中所示，低能带隙吸收层20中的场，在绝缘台面边缘是可忽略的，正好与常规的台面APD相反，常规台面APD的场，在台面边缘是大的。再有，因为电流在这些表面上也降低，因此在这些边界上的任何表面或界面的充电状态被降低。这样，这种器件设计有效地使该低能带隙层钝化。这种场的降低和钝化，结果能使器件在约例如150℃上的寿命超过2000小时(就是说，器件的暗电流，在约例如150℃下，在大于2000小时的时间段上，相对于初始值基本上是恒定的)，这对应于正常工作温度，例如70℃下的寿命大于20年。
最后，图8画出在器件的中心中，作为从p接触向下直至n接触的距离函数的场。该曲线表明，电荷控制层有效地把吸收层中的场降低至非常低的值，而同时在载流子倍增的雪崩层中产生高的场。
因此，为获得使场局部化的局部p接触，有若干可行的途径，例如，使用蚀刻的微台面p接触(图2)或扩散的p接触(图1)。对扩散的p接触，是按低掺杂(或n或p)生长p扩散要进入的InAlAs层16，以便降低表面上的电场。可以按低掺杂生长吸收层和倍增层，以降低使它们耗尽所需电压。
还要进一步指出，虽然这种接触被扩散，但不同于通常扩散的p接触，对通常扩散的p接触，决定性的掺杂控制是必需的，因为对标准扩散的APD，该扩散过程可以控制p-n结的位置、倍增区中电场的幅值、雪崩区的长度、和电荷控制层中总的电荷，该总电荷确定高场雪崩区及低场InGaAs吸收区两区中的电场值。相反，对APD10，该p扩散仅仅是p接触，只要求非决定性的过程控制。
正如前面的讨论，图2表明，通过蚀刻“微台面”而不使用p扩散，可以获得局部的p接触区。就是说，全部结构的生长，从开始时包括p+接触，然后向下蚀刻(可以用停止蚀刻层)，一直到低掺杂高能带隙InAlAs钝化层。这样定义了小的局部p接触区，该p接触区控制有关的电容面积，从而导致低电容和高速的APD。这种结构的优点在于，它从开始就完整地生长，不需要任何p扩散。这种结构有低的电容(图3)、高速的响应、高的增益带宽、光学响应局限于装置的中心(不需要保护环)、和当用作接收器时极其高的灵敏度。
在一个特定的实施方案中，用于这种微台面APD的一组参数，举例说有50A的p掺杂InGaAs盖层、下面是2000A的p掺杂InAlAs层和100A的InGaAs停止蚀刻层，全部按5×1019cm-3掺杂。接着是500A无掺杂InAlAs钝化层、180A无掺杂数字分段层、面电荷为4.5×1012cm-2的p掺杂电荷层、1300A无掺杂InAlAs倍增层、和7000A的n掺杂1019cm-3的接触层。有利的微台面直径是33微米，和有利的外部接触台面是60微米。这样的APD电容示于图3。这些参数值只是一种可能，其他的掺杂及厚度值和其他材料，诸如InP，也可以在APD中实施。举例说，接触层可以用InP的n型接触层，使因为例如氟在InAlAs接触层中的扩散引起的电阻增加最小或消除。
如上面的讨论所指出，因为光电二极管10、110与标准的APD相比，大大地降低绝缘台面边缘的台面电场，所以不需要保护环。但是，如有必要，可以用保护环或在p接触上用双扩散形状p扩散前缘，获得更多的场控制。要实现更多的场控制，也可以例如通过在台面边缘注入n掺杂物(如Si)或深施主杂质(如O)、通过在台面边缘注入创建半绝缘区的离子(如H、He)、或通过在该边缘的氢钝化。所有这些方法，都降低台面边缘上p+电荷控制层的幅值，从而进一步降低电场。这些修改在图8和10中示意地画出。
图9中以210标记的平面型雪崩光电二极管，包括场控制结构30，例如附加的扩散区、能够产生掺杂或绝缘区的注入区、或氢钝化。场控制结构30示意地以一对伸进平面型雪崩光电二极管110的侵入体画出。图10画出的平面型雪崩光电二极管310有微台面结构32和侵入体30。光电二极管310可以用与上述方法不同的任何其他方法钝化。
如上所述，本发明的各种实施方案给出许多优点，例如平面雪崩区的结构。此外，图1和2分别画出的平面雪崩光电二极管10、110的结构，或图9和10分别画出的210、310结构，与典型的InP/InGaAs雪崩光电二极管几何结构是颠倒的，因为与常规的雪崩光电二极管中看到的空穴在InP倍增区中雪崩相反，是电子在n型半导体倍增层24中雪崩。这种结构上的颠倒，能使InGaAs吸收区中的低场区在装置的上部，而不像标准InP雪崩光电二极管中那样，是高场雪崩区在装置的上部。
因此，在上述本发明的各种实施方案中，高场雪崩区在底部(即被掩盖在若干半导体层之下)。制造这样的结构，避免了精确控制的扩散步骤、蚀刻步骤、或注入步骤的困难，因为所有层，特别是包括倍增及电荷控制层的厚度及掺杂，是通过初始晶体生长制作的。这样，所有这些参数都在良好的控制之下，能够被重复地生长并在整个晶片上是均匀的。结构的高场决定性部分，确实是平面型的，是被掩盖和因此良好钝化的，而扩散步骤或替代的微台面蚀刻步骤(用它来产生小的面积接触)，不要求任何困难的处理过程控制。
由于这些APD的高的均匀性，更由于要求简单的处理过程，所有在这些装置中生长的决定性参数，都极其均匀并类似于PIN检测器那样有非常高的生产率。因此，能够制造大的高性能APD阵列，这是用标准的APD技术不能轻易做到的。
按照本发明的APD设计，能够与增强的PIN检测器组合，生产如图11所示的APD 410。随着扩散曲线进入吸收区20，通过控制扩散分布14的形状，能够建立加速载流子迁移的膺场，这与高速PIN检测器类似。p扩散区14在靠近接触12的上部是最重掺杂，然后随着扩散进入吸收区，逐渐变为低掺杂。相应地，p掺杂的空穴浓度伸延进入吸收层，然后随着进入吸收层下降，建立膺场并增强电子迁移，也降低空穴收集时间。这样可以有更厚的吸收层，从而改进灵敏度。具有上述特性的PIN检测器细节，可在2003年5月2日提交的美国临时申请U.S.Provisional Application No.60/467,399中找到，以及与之一道提交的标题为PIN Photodetector(PIN光电检测器)的国际PCT申请International PCT Application，Attorney Docket No.10555-068中找到，这里引用这些申请的全部内容，供参考。
上述光电检测器，能够作为波导型光电检测器或作为单光子检测器实施。该光电检测器可以有集成的透镜，以改进光的收集。
前面的或其他的实施方案，均在下面权利要求书的范围之内。例如，一切n和p掺杂的半导体都可以交换。换句话说，提供n型半导体的上部微台面和p型下部接触的n和p掺杂，可以颠倒。
权利要求
1.一种平面型雪崩光电二极管，包括第一接触层；有扩散区的第一半导体层，该扩散区有比第一半导体层更小的面积，并且其位置邻近第一接触层；定义第二接触层的第二半导体层；位于第一和第二接触层之间的半导体倍增层；和位于半导体倍增层和第一半导体层之间的半导体吸收层，该光电二极管在吸收层和倍增层边缘附近，有低的电容和低的场。
2.按照权利要求1的光电二极管，其中的第一半导体层是n型而扩散区是p型。
3.按照权利要求2的光电二极管，其中的第一接触层是p型而第二接触层是n型。
4.按照权利要求1的光电二极管，其中的第一半导体层是p型而扩散区是n型。
5.按照权利要求4的光电二极管，其中的第一接触层是n型而第二接触层是p型。
6.按照权利要求1的光电二极管，其中的第一半导体层和扩散区两者都是p型的，形成p-p+结。
7.按照权利要求1的光电二极管，还包括其位置邻近半导体吸收层的至少一个分段层。
8.按照权利要求1的光电二极管，还包括其位置邻近半导体倍增层的p型半导体电荷控制层。
9.按照权利要求1的光电二极管，其中的第一半导体层是InAlAs。
10.按照权利要求1的光电二极管，其中的第二半导体层是InAlAs。
11.按照权利要求1的光电二极管，其中的半导体倍增层是InAlAs。
12.按照权利要求1的光电二极管，其中的半导体吸收层是InGaAs。
13.按照权利要求1的光电二极管，其中该光电二极管的扩散分布，是以p掺杂空穴浓度按下降方式伸延进半导体吸收层，以此建立膺场、增强电子迁移、和降低空穴收集时间。
14.按照权利要求1的光电二极管，其中该光电二极管排列在光电二极管阵列中。
15.按照权利要求1的光电二极管，其中该光电二极管是波导型光电二极管。
16.按照权利要求1的光电二极管，其中该光电二极管是单光子检测器。
17.按照权利要求1的光电二极管，还包括改进光收集的集成透镜。
18.按照权利要求1的光电二极管，其中的第一接触层或第二接触层是n型InP。
19.按照权利要求1的光电二极管，其中该光电二极管具有暗电流，在超过2000小时的时间段上，相对于初始值基本上是恒定的。
20.按照权利要求1的光电二极管，其中该光电二极管具有的寿命超过二十年。
21.一种制造光电二极管的方法，包括提供定义第一接触区的第一半导体层；淀积半导体倍增层；淀积半导体吸收层；淀积第二半导体层；淀积第二接触层；和扩散有比第二半导体层的面积更小的面积的扩散区，该扩散区的位置邻近第二接触层。
22.按照权利要求21的方法，还包括邻近半导体吸收层淀积至少一个分段层。
23.按照权利要求21的方法，还包括邻近半导体倍增层淀积半导体电荷控制层。
24.按照权利要求21的方法，还包括至少淀积一层n型接触层的步骤。
25.按照权利要求21的方法，其中的第一半导体层是InAlAs。
26.按照权利要求21的方法，其中的第二半导体层是InAlAs。
27.按照权利要求21的方法，其中的半导体倍增层是InAlAs。
28.按照权利要求21的方法，其中的半导体吸收层是InGaAs。
29.按照权利要求21的方法，其中的第二半导体层是n型而扩散区是p型。
30.按照权利要求29的方法，其中的第一接触层是n型而第二接触层是p型。
31.按照权利要求21的方法，其中的第二半导体层是p型而扩散区是n型。
32.按照权利要求31的方法，其中的第一接触层是p型而第二接触层是n型。
33.按照权利要求21的方法，其中的第二半导体层和扩散区两者都是p型的，形成p-p+结。
34.一种平面型雪崩光电二极管，包括第一接触层；半导体吸收层，该第一接触层有比半导体吸收层更小的面积；半导体倍增层，该半导体吸收层位于第一接触层和半导体倍增层之间；和定义第二接触层的半导体层，该半导体吸收层和半导体倍增层位于第一和第二接触层之间，该光电二极管在吸收层和倍增层边缘附近，有低的电容和低的场。
35.按照权利要求34的光电二极管，还包括其位置邻近半导体吸收层的至少一个分段层。
36.按照权利要求34的光电二极管，还包括其位置邻近半导体倍增层的半导体电荷控制层。
37.按照权利要求34的光电二极管，其中的第二接触层是InAlAs。
38.按照权利要求34的光电二极管，其中的半导体倍增层是InAlAs。
39.按照权利要求34的光电二极管，其中的半导体吸收层是InGaAs。
40.按照权利要求34的光电二极管，其中的第一接触层是InAlAs半导体层。
41.按照权利要求34的光电二极管，其中的第一接触区是p型。
42.按照权利要求41的光电二极管，其中的第二接触层是n型。
43.按照权利要求34的光电二极管，其中的第一接触区是n型。
44.按照权利要求43的光电二极管，其中的第二接触层是p型。
45.按照权利要求34的光电二极管，还包括钝化区，该钝化区包含位于第一接触层和半导体吸收层之间的半导体层。
46.按照权利要求45的光电二极管，其中的钝化区包含第一分段层的一部分和半导体吸收层及倍增层的一部分。
47.按照权利要求34的光电二极管，其中该光电二极管具有的扩散分布，是以p掺杂空穴浓度按下降方式伸延进半导体吸收层，以此建立膺场、增强电子迁移、和降低空穴收集时间。
48.按照权利要求34的光电二极管，其中该光电二极管排列在光电二极管阵列中。
49.按照权利要求34的光电二极管，其中该光电二极管是波导型光电二极管。
50.按照权利要求34的光电二极管，其中该光电二极管是单光子检测器。
51.按照权利要求34的光电二极管，还包括改进光收集的集成透镜。
52.按照权利要求34的光电二极管，其中的第一接触层或第二接触层是n型InP。
53.按照权利要求34的光电二极管，其中该光电二极管具有暗电流，在超过2000小时的时间段上，相对于初始值基本上是恒定的。
54.按照权利要求34的光电二极管，其中该光电二极管具有的寿命超过二十年。
全文摘要
一种平面型雪崩光电二极管，包括装置上部的小的局部接触层、和定义下部接触区的半导体层，该局部接触层或者由扩散工艺或者由蚀刻工艺制造。半导体倍增层位于该两接触区之间，而半导体吸收层位于倍增层和上部接触层之间。该光电二极管在半导体倍增层和吸收层边缘附近，有低的电容和低的场。
文档编号H01L31/102GK101036216SQ200480043236
公开日2007年9月12日 申请日期2004年4月30日 优先权日2004年4月30日
发明者柯呈佶, 巴里·莱维尼 申请人:派克米瑞斯有限责任公司