专利名称：Sti的填充方法
技术领域：
本发明涉及一种半导体集成电路的工艺方法，特别是涉及一种在集成电路中用于隔离器件的STI(浅沟槽隔离)的填充方法。
背景技术：
常规的STI的填充方法是，先用热氧化炉生长一层较薄的浅槽隔离层垫层氧化膜STI垫层氧化硅(100～400)，再进行二氧化硅的填充。为了增强填充的效果，通常采用高密度等离子体的填充方法填充二氧化硅HDP(high density plasma高密度等离子体)。由于纯二氧化硅很容易被HF(氢氟酸)刻蚀，所以STI顶部边缘的二氧化硅经过其后的多次HF湿法刻蚀后，就会产生较深的小角，如图1中用圆圈所标示的部位。
用STI作隔离的器件，一般对STI的漏电要求都非常高。而STI顶部边缘小角的形貌是影响STI边缘漏电的一个非常重要的因素。当STI顶部边缘小角变深的时候，会对之后的许多工艺造成影响。比如说，在进行多晶硅刻蚀的时候，如果STI顶部边缘小角较深，采用干法刻蚀很难将小角内的多晶硅刻蚀干净，从而造成STI边缘漏电；在进行侧墙刻蚀的时候，如果STI顶部边缘小角较深，采用干法刻蚀很难将小角内的氮化硅刻蚀干净，也会造成STI边缘漏电；在硅化物生长工艺中，如果STI顶部边缘小角较深，硅化物则会沿着有源区边缘往下生长，产生结漏电。
发明内容
本发明要解决的技术问题是提供一种STI的填充方法，它可有效降低STI顶部边缘小角的深度，减小STI边缘漏电。
为解决上述技术问题，本发明STI的填充方法，包括如下步骤首先用热氧化炉生长一层氧化硅STI垫层氧化硅，厚度为100～400，然后，用CVD(化学气相淀积)生长一层含氮的二氧化硅。
采用本发明的方法，在用HDP生长二氧化硅的时候掺杂一些氮元素，利用含氮二氧化硅的刻蚀速率比纯二氧化硅较低的原理，可以有效降低STI顶部边缘小角的深度，从而达到减小STI边缘漏电流的效果。
下面结合附图与具体实施方式
对本发明作进一步详细的说明图1是现有的STI的填充方法产生较深的STI顶部边缘小角的示意图；图2是本发明的STI的填充方法使STI顶部边缘小角的深度降低的示意图。
具体实施例方式
本发明STI的填充方法是，首先，用热氧化炉生长一层较薄的氧化硅STI垫层氧化硅，厚度为100～400，然后，用CVD的方法生长一层含氮的二氧化硅，其分子式为SiOxNy，厚度为400～700。
本发明将一层含氮的二氧化硅生长在STI垫层氧化硅上面，这个位置也是后续工艺产生STI顶部边缘小角的位置。含氮的二氧化硅比纯二氧化硅具有更强的耐HF湿法刻蚀的能力。经过STI的填充工艺后，再进行多次HF湿法刻蚀时，含氮的二氧化硅比原工艺的纯二氧化硅能够产生更小的STI顶部边缘小角，从而达到减小STI边缘漏电流的效果。同时，这一层含氮的二氧化硅也可以作为用HDP方法生长正常工艺的二氧化硅等离子的一个缓冲层，防止等离子轰击对STI垫层氧化硅造成的损伤。
由图2可以看出，采用本发明的方法得到的STI顶部边缘小角比原工艺更小，从而可以有效改善STI的边缘漏电流。
权利要求
1.一种STI的填充方法，首先，用热氧化炉生长一层氧化硅STI垫层氧化硅，厚度为100～400，其特征在于然后，用CVD生长一层含氮的二氧化硅。
2.根据权利要求1所述的STI的填充方法，其特征在于所述含氮的二氧化硅厚度为400～700。
全文摘要
本发明公开了一种STI的填充方法，首先，用热氧化炉生长一层较薄的氧化硅STI垫层氧化硅，然后，用CVD(化学气相淀积)生长一层含氮的二氧化硅。本发明可有效降低STI顶部边缘小角的深度，减小STI边缘漏电。
文档编号H01L21/02GK1889246SQ20051002726
公开日2007年1月3日 申请日期2005年6月29日 优先权日2005年6月29日
发明者周贯宇 申请人:上海华虹Nec电子有限公司