专利名称：双镶嵌布线和方法
技术领域：
本发明涉及集成电路领域，它涉及一种双镶嵌布线结构和制备双镶嵌布线结构的方法。
背景技术：
由于相比较陈旧互连方法更大的密度，双镶嵌布线被用作互连半导体和其它结构进入集成电路的方法。该产业持续寻找改进双镶嵌布线制备和双镶嵌布线效率的新的双镶嵌布线结构。
发明内容
本发明的一个方面是一种双镶嵌结构，其包括第一互连级，第一互连级包括第一电介质层，并包括多个第一镶嵌导线或双镶嵌导线，每一第一镶嵌导线或双镶嵌导线从第一电介质层的上表面朝第一电介质层的下表面延伸一段距离，该距离小于、等于或大于第一电介质层的厚度；直接在第一电介质层上方并与之接触的第二互连级，第二互连级包括第二电介质层，并包括第二多个双镶嵌导线，每一第二双镶嵌导线从第二电介质层朝第二电介质层的下表面延伸一段距离，该距离小于第二电介质层的厚度；以及在第二互连级中的双镶嵌导电通路条，并从多个第二双镶嵌导线之一的下表面和多个第一双镶嵌导线之一的上表面延伸并与之形成一体，双镶嵌导电通路条具有大于其宽度的长度，双镶嵌导电通路条的长度和宽度在通过第二电介质层的上表面限定的平面中延伸。
本发明的第二方面是一种制备双镶嵌的方法，其包括形成包括第一电介质层的第一互连级，并且第一互连级包括多个第一镶嵌导线或双镶嵌导线，每一第一镶嵌导线或双镶嵌导线从第一电介质层朝第一电介质层的下表面延伸一段距离，该距离小于第一电介质层的厚度；直接在第一电介质层上方并与之接触地形成第二互连级，第二互连级包括第二电介质层，并包括多个第二双镶嵌导线，每一第二双镶嵌导线从第二电介质层朝第二电介质层的下表面延伸一段距离，该距离小于第二电介质层的厚度；以及在第二互连级中形成双镶嵌导电通路条，从第二多个双镶嵌导线之一的下表面和多个第一双镶嵌导线之一的上表面延伸并与之形成一体，双镶嵌导电通路条具有大于其宽度的长度，双镶嵌导电通路条的长度和宽度在通过第二电介质层的上表面限定的平面中延伸。
本发明的第三方面是一种制备双镶嵌的方法，其包括(a)提供衬底；(b)在电介质层的上表面上形成电介质层；(c)在电介质层中形成通路条，通路条开口具有大于其宽度的长度，通路条开口的长度和宽度在通过电介质的上表面限定的平面中延伸，通路条开口延伸穿过电介质层的整个厚度；(d)在电介质层中蚀刻第一沟槽，第一沟槽与通路条开口对准，第一沟槽从电介质层的上表面以小于电介质层的厚度的距离朝电介质层的下表面延伸；(e)对电介质层的上表面涂覆防反射涂层，防反射涂层填充通路条开口；(f)施加掩模层至防反射涂层的上表面；(g)从通道条开口蚀刻防反射涂层，并在通道条开口之上的电介质层中形成第一沟槽，第一沟槽从电介质层的上表面以小于电介质层的厚度的距离朝电介质层的下表面延伸；(h)去除掩模层和任何残留的防反射涂层；以及(i)以导体填充第一沟槽和通道条开口。
在附加权利要求中给出本发明的特征。然而，当结合附图阅读本发明时，通过参照下面说明的实施例的详细说明可以最佳地理解本发明本身，其中图1A至图1F是说明了依据本发明制备的镶嵌布线元件的横截面图。
图2是图1F的顶视平面图；图3A是顶视图，并且图3B是贯穿图3A的线3B-3B的横截面图，其说明了依据本发明、双镶嵌布线和双镶嵌通路条的各种组合。
图4A是平面图，并且图4B是贯穿图4A的线4B-4B的横截面图，其说明了依据本发明的电感器。
图5A是平面图，并且图5B是贯穿图5A的线5B-5B的横截面图，其说明了依据本发明的电容器。
具体实施例方式
镶嵌处理是指如下的工艺在电介质层中形成布线沟槽或通路开口，在充分厚度的电介质上表面上淀积电导体以填充沟槽，并执行化学-机械-抛光(CMP)处理，以去除过剩的导体，并使导体的表面与电介质层的表面共面，以形成镶嵌布线(或镶嵌通路)。
双镶嵌处理在贯穿电介质层的整个厚度形成通路开口之后，贯穿任何给出的横截面图中的电介质层形成沟槽部分。使全部通路开口与一体的上部布线沟槽和下部布线沟槽交叉，但不是全部的沟槽需要与通路开口交叉。在充分厚度的电介质的上表面上淀积电导体以填充沟槽和通路开口，并执行CMP处理，以使沟槽中导体的表面与电介质层的表面共面，从而形成双镶嵌布线和具有集成双镶嵌通路的双镶嵌布线。
图1A至图1F是说明了依据本发明制备的镶嵌布线元件的横截面图。在图1A中，在衬底105的上表面100上形成电介质扩散势垒层115。在电介质扩散势垒层115的上表面110上形成层间电介质(ILD)层120。ILD层120可以包括层间电介质的附加层和电介质扩散势垒层。衬底105可以包括比如场效应晶体管(FET)的集成电路器件、包括SiGe双极晶体管的双极晶体管、二极管、电阻器和/或电感器以及使其连接至形成于电介质扩散势垒层115和ILD层120中的布线结构的这些器件的触点。
电介质扩散势垒层115材料的例子不局限于此地包括氮化硅和碳化硅以及其它电介质材料。在ILD层120中，ILD的例子可以包括基块或多孔二氧化硅、SiCxOyHz、通过Dow Chemical Midland，MI制备的SiLKTM(聚芳基醚)。在一例子中，电介质扩散势垒层115是SiCN或Si3N4，并是大约50nm至大约10mm厚，而ILD层120是大约200nm至大约6微米厚。
在图1B中，在ILD层120的上表面130上形成光致抗蚀剂125，并通过去除这些区域中的光致抗蚀剂，在各自的区域140A、140C、140D和140E中的光致抗蚀剂中形成开口135A、135C、135D和135E。通过本领域熟知的多种光刻处理的任何一种可以形成开口135A、135C、135D和135E。如果底部防反射涂层(BARC)不是ILD层130的上表面130，在开口135A、135C、135D和135E中对其曝光。可替代地，可在ILD层120的上表面130之上和在光致抗蚀剂125之下采用利用熟知的旋涂或化学气相淀积(CVD)法的BARC淀积。在区域140B中不去除光致抗蚀剂125。
在图1C中，利用例如对电介质扩散势垒层115之上的ILD层120有选择的反应离子蚀刻处理(RIE)，在未被光致抗蚀剂125覆盖的ILD层120的各自区域140A、140C、140D和140E中已经形成通路开口145A和通路条开口145C、145D和145E。可以使用本领域熟知的任何数量合适的RIE处理。蚀刻处理是当以比第二层快的速率蚀刻第一层时对第二层上的第一层有选择的蚀刻处理。在通路开口145A和通路条开口145C、145D和145E中曝光电介质扩散势垒层115的上表面110。通路开口145A具有宽度W1，通路条开口145C具有宽度W2，通路条开口145D具有宽度W3，并且通路条开口145E具有宽度W4。在第一举例中，W1＝W2＝W3＝W4。在第二举例中，W1、W2、W3和W4都是大约140nm。在第三举例中，W2、W3和W4都单独地大于W1。
在图1D中，去除光致抗蚀剂125(见图1C)。如本领域已知的，将防反射涂层(ARC)150涂覆至ILD层120的上表面130，填充通路开口145A和通路条开口145C、145D和145E。将光致抗蚀层155施加至ARC150的上表面160，在各个区域140A、140B、140C和140E中的光致抗蚀层中形成开口165A、165B、165C和165E。如本领域已知的，开口165A、165B、165C和165E与ILD层120中的通路或通路条开口对准，或与衬底上的已有结构对准。开口165A和165C分别与ILD层120中的通路开口145A和145C对准，并且比沟槽145A和145B宽。在一个例子中，在没有通路或通路条开口的区域中，ARC150为大约50nm至大约800nm厚，并在具有通路或通路条开口的区域中，无孔隙地填充通路或通路条开口。
通路孔和通路条的存在使得很难获得好的ARC150填充。由于通路条具有比通路孔更大的体积，ARC层150趋于被向下推入通路条，其导致在沟槽蚀刻步骤之后的过程中对穿过ARC150进入电介质层115或在电介质层115之上的蚀刻更为敏感。为了避免这样，通过作为施加旋转处理的一部分增大注入量(例如，对于利用shipley AR14ARC的200mm的晶片，从1.5ml至5ml增大注入量)，可以最优化ARC150的填充；利用多步骤后ARC涂覆烘培，以增强进入通路条的回流；或利用两步骤ARC涂覆和固化处理，其中涂覆ARC，并退火两次。当ARC填充是最佳的，在不具有最小(例如50-200nm)通路孔或通路条的区域中保持其厚度是重要的，从而使自始至终的蚀刻处理不需要经过会导致沟槽抗蚀剂保护外形退化的过度ARC的蚀刻。
在图1E中，实施连续的RIE处理，以去除不被光致抗蚀层155(见图1D)保护的任何ARC150、ILD层120和电介质扩散势垒层115。可以使用本领域熟知的任何种合适的RIE处理。在蚀刻电介质扩散势垒层115之前，去除光致抗蚀层155作为蚀刻的一部分(见图1D)。在区域140A中，形成具有进入ILD层120的宽度D、并在通路开口145A之上对准的布线沟槽170A。在区域140B中，形成在区域中具有进入ILD层120的宽度D的布线沟槽170B。在区域140C中，形成具有进入ILD层120的深度D、并在通路条开口145C之上对准的布线沟槽170C。在一个举例中，D是ILD层120厚度的大约30％至大约70％。从通路开口145A的底部和通路条开口145C和145E去除进一步的电介质扩散势垒层115。布线沟槽170A具有宽度W5，布线沟槽170B具有宽度W6，并且布线沟槽140C具有宽度W7。在第一例子中，W5＝W6＝W7。在第二例子中，W5大于W1。在第三例子中，W7大于W2。在第四例子中，W5、W6和W7在大约140nm和大约1mm之间。
图1F是贯穿图2的线1F-1F的横截面图。在图1F中，在区域140A中，在布线沟槽和通路170A和开口145A(见图1E)中形成具有集成双镶嵌通路180A的双镶嵌布线175A。在区域140B中，在布线沟槽170B(见图1E)中形成双镶嵌布线175B。在区域140C中，在布线沟槽170C和通路条开口145D(见图1E)中形成具有集成双镶嵌通路条180C的双镶嵌布线175C。在区域140D中，在通路条开口145D(见图1E)中形成双镶嵌通路条180D。在区域140E中，在通路条开口145E(见图1E)中形成双镶嵌通路条180E。双镶嵌布线175A、175B和175C、双镶嵌通路180A、双镶嵌通路条180C、180D和180E每一个都包括可选的导电焊盘185和核心导体190。通过保形导电材料的一个或多个淀积已经形成的双镶嵌布线175A、175B和175C、双镶嵌通路180A、双镶嵌通路条180C、180D和180E，以形成导电焊盘185，淀积导电晶种层(在一个例子中，导电晶种层是铜)、电镀或其组合，以从而获得的核心导体190，随后通过CMP从ILD层120的上表面130去除所有过量的焊盘和核心材料。可替代地，通过取代电镀处理的CVD处理可以形成晶种层。淀积处理的例子不局限于此地包括物理汽相淀积(PVD)、离子化PVD(IPVD)、自离子化等离子(SIP)淀积，中空阴极磁电管(HCD)淀积、化学汽相淀积(PVD)和原子层淀积(ALD)。
通路孔和通路条的存在使获得无孔隙的铜填充更困难。由于通路条具有比通路孔更高的体积，并由于设计或处理可以更宽，必须小心以避免电镀铜中的空隙。具体地，一般在三个步骤处理中实施铜电镀处理1)低电流电镀启动步骤；2)中电流电镀间隙填充步骤；3)高电流电镀过负荷步骤，步骤3)，高电流电镀过负荷步骤具有较差的间隙填充，并且必须以充分的时间实施中电流电镀间隙填充步骤2)，以完全填充通路条。
各个双镶嵌布线175A、175B和175C以及双镶嵌通路条180D和180E的上表面195A、105B、105C、105D和195ED基本上与ILD层120的上表面130共面。双镶嵌通路条180D和双镶嵌通路条180E之间的不同是双镶嵌通路条180D不延伸穿过电介质扩散势垒层115，同时，双镶嵌通路条180E不延伸穿过电介质扩散势垒层115。双镶嵌通路条180C和双镶嵌通路条180E之间的不同是双镶嵌通路条180C不延伸至ILD层120的上表面130，同时，双镶嵌通路条180E不延伸至ILD层120的上表面130。(第一，双镶嵌通路条180C仅延伸至双镶嵌布线175C的底部，然而由于双镶嵌通路条180C与双镶嵌布线175C集成，第二，传感双镶嵌通路条180C延伸至双镶嵌布线175C的底部。第一即可首先获得双镶嵌通路条180C和双镶嵌通路条180E之间的比较)。
可以选择导电焊盘185的材料成为对核心导体190的材料的扩散势垒。可以选择电介质扩散势垒层115的材料成为对核心材料190的电介质扩散势垒。用于导电焊盘185的合适材料不局限于此地包括钽、氮化钽、氮化硅钽、钛、氮化钛、氮化硅钛、钨、氮化钨、氮化硅钨以及其组合。用于核心导体190的合适材料不局限于此地包括铜、钨、铝、铝-铜合金以及多晶硅。
图2是图1F的顶视图。在图2中，双镶嵌布线175A以平行于L轴的纵向方向上延伸，并以距离W5在平行于垂直于L轴的W轴的横向方向上延伸。双镶嵌通路180A在L轴方向上以距离L1延伸，并在W轴方向上以距离W1延伸。在一个例子中，L1＝W1。双镶嵌布线175B在L轴方向上以任意距离延伸，并在W轴方向上以距离W3延伸。双镶嵌布线175C在L轴方向上以任意距离延伸，并在W轴方向上以距离W7延伸，而双镶嵌通路条180C在L轴方向上以任意距离延伸，并在W轴方向上以距离W2延伸。双镶嵌通路条180D在L轴方向上以任意距离延伸，并在W轴方向上以距离W3延伸。双镶嵌通路条180E在L轴方向上以任意距离延伸，并在W轴方向上以距离W4延伸。
双镶嵌布线175A和集成双镶嵌通路180A是第一布线结构的一个例子。双镶嵌布线175B是第二布线结构的一个例子。双镶嵌布线175C和集成双镶嵌通路条180C是第三布线结构的一个例子。双镶嵌通路条180D是第四布线结构的一个例子，而双镶嵌通路条180E是本发明的第五布线结构的一个例子。如下文所述，与比如终端焊盘(可以考虑布线的类型)的其它结构一起的全部五种这些布线结构可以彼此连接，并连接至比如FET的器件、包括SiGe双极晶体管的双极晶体管、二极管、电阻器和/或电感器，以形成集成电路。
在典型的应用中，将几种互连级(每一种都包括形成于ILD中的双镶嵌布线、双镶嵌通路和双镶嵌通路条，并可选地包括电介质扩散势垒层)彼此上下堆叠。最低的互连级是最临近衬底的互连级，而最高的互连级是与衬底最远的互连级。
在本发明之前，象双镶嵌布线175A的布线仅可以通过通路(例如双镶嵌通路180A)电连接至临近下部互连级中的布线结构，并且象双镶嵌布线175A和175B的布线仅可以通过位于上部互连级中的通路(例如双镶嵌通路180A)电连接至临近上部互连级中的布线结构。象双镶嵌通路条180C和180E的通路条允许由包含双镶嵌通路条的中间互连级分开的互连级中布线结构的电连接。
布线在互连级中水平地运送信号或功率。通路在互连级中或之间垂直地运送信号或功率。通路条在互连级中水平和垂直地运送信号或功率。
图3A是顶视图，图3B是贯穿图3A的线3B-3B的横截面图，其说明了依据本发明、双镶嵌布线和双镶嵌通路条的各种组合。在图3A和图3B中，在衬底105的上面形成包括电介质扩散势垒层205和ILD层210的下部互连级200。在第一互连级200的顶部上形成包括电介质扩散势垒层218和ILD层220的上部互连级215。在上部互连级215中形成双镶嵌布线222、224、230和272，双镶嵌通路条226、232、238、240、244、250、254、256、260和268以及双镶嵌通路274。在下部互连级200中形成双镶嵌布线228、234、242、246、258、263和276以及双镶嵌通路条236、248、252、262和270。
双镶嵌布线224通过双镶嵌通路条226电连接至双镶嵌布线228。双镶嵌布线230通过双镶嵌通路条232电连接至双镶嵌布线234，并且双镶嵌布线234通过双镶嵌通路条236进一步连接至衬底105中的器件或衬底105中更下部的互连级。
双镶嵌通路条240电连接至双镶嵌布线242。双镶嵌通路条244电连接至双镶嵌布线246，并且双镶嵌布线246通过双镶嵌通路条248进一步连接至衬底105中的器件或衬底105中更下部的互连级。双镶嵌通路条250电连接至双镶嵌通路条252，而双镶嵌通路条252进一步连接至衬底105中的器件或衬底105中更下部的互连级。
双镶嵌通路条256在双镶嵌布线258上方排布，但由于电介质扩散势垒层218介于双镶嵌通路条和双镶嵌布线之间，其不电连接至双镶嵌布线258。双镶嵌通路条260在双镶嵌布线262上方排布，但由于电介质扩散势垒层218介于双镶嵌通路条和双镶嵌布线之间，其不电连接至双镶嵌布线262。双镶嵌布线262通过双镶嵌通路条264进一步连接至衬底105中的器件或衬底105中更下部的互连级。双镶嵌通路条268在双镶嵌通路条270上方排布，但由于电介质扩散势垒层218介于两个双镶嵌通路条之间，其不电连接至双镶嵌通路条270。双镶嵌通路条270进一步连接至衬底105中的器件或衬底105中更下部的互连级。可以堆叠双镶嵌通路条，每一个都不穿过各自互连级的对应电介质扩散势垒层延伸。
双镶嵌布线272通过双镶嵌通路274电连接至双镶嵌布线276。
利用在上部互连级和下部互连级200和215中的布线结构之间示出的任何连接组合，双镶嵌布线222、224和230，双镶嵌通路条238、240、244、250、254、256、260和268可以电连接至上部和邻近互连级280中的附加布线结构(包括终端焊盘)。可以如此建立任何种互连级。
图4A是平面图，并且图4B是贯穿图4A的线4B-4B的横截面图，其说明了依据本发明的电感器。在图4A中，电感器300包括螺旋形导电双镶嵌通路条(见图4B)的叠层305。通过双镶嵌通路320，叠层305的第一端310连接至双镶嵌布线315。通过双镶嵌通路335，叠层305的第二端325连接至双镶嵌布线330。
转向图4B，在衬底345的上部形成第一互连级340。在第一互连级340的上部形成第二互连级350。在第二互连级350的上部形成第三互连级355。在第三互连级355的上部形成第四互连级360。在第一互连级340中形成第一螺旋形导电双镶嵌通路条365。在第二互连级350中形成第二螺旋形导电双镶嵌通路条370。在第三互连级355中形成第三螺旋形导电双镶嵌通路条375。双镶嵌通路条375接触双镶嵌通路条370的上表面380B的整个长度，并沿着双镶嵌通路条375的下表面380A的整个长度电连接至双镶嵌通路条370的上表面380B的整个长度。双镶嵌通路条370接触双镶嵌通路条365的上表面385B的整个长度，并沿着双镶嵌通路条370的下表面385A的整个长度电连接至双镶嵌通路条365的上表面385B的整个长度。同时，在图4B中说明三个螺旋形双镶嵌通路条，可以堆叠临近互连级中的任何种螺旋通路条以形成电感器。
在图4B中说明双镶嵌通路320和双镶嵌通路条365、370和375具有比例如双镶嵌布线315狭窄的横截面的同时，双镶嵌通路条365、370和375可以和双镶嵌布线315一样宽(利用空间调节以留出电感器300的线圈之间的电介质材料)。
图5A是平面图，并且图5B是贯穿图5A的线5B-5B的横截面图，其说明了依据本发明的电容器。在图5中，电容器400包括极板405A、405B、405C、405D和405E(也见图5B)。通过双镶嵌通路420B，极板405B的第一端410B连接至双镶嵌布线415。通过双镶嵌通路420D，极板405D的第一端410D连接至双镶嵌布线415。通过双镶嵌通路445A，极板405A的第一端425A连接至双镶嵌布线440。通过双镶嵌通路445C，极板405C的第一端425C连接至双镶嵌布线440。通过双镶嵌通路445E，极板405E的第一端425E连接至双镶嵌布线440。
转向图5B，在衬底445的上部形成第一互连级440。在第一互连级440的上部形成第二互连级450。在第二互连级450的上部形成第三互连级455。在第三互连级455的上部形成第四互连级460。每一极板405A、405B、405C、405D和405E包括形成于第一互连级450中的双镶嵌通路条465、形成于第二互连级450中的双镶嵌通路条470、以及形成于第三互连级455中的双镶嵌通路条475。在每一极板405A、405B、405C、405D和405E中，
对应的双镶嵌通路条475接触每一双镶嵌通路条470的上表面480B的整个长度，并沿着双镶嵌通路条475的下表面480A的整个长度电连接至双镶嵌通路条470的上表面480B的整个长度。在每一极板405A、405B、405C、405D和405E中，对应的双镶嵌通路条470接触每一双镶嵌通路条465的上表面485B的整个长度，并沿着双镶嵌通路条470的下表面485A的整个长度电连接至双镶嵌通路条465的上表面485B的整个长度。不同极板405A、405B、405C、405D和405E中的双镶嵌通路条475不彼此接触，并不相互电连接。不同极板405A、405B、405C、405D和405E中的双镶嵌通路条470不彼此接触，并不相互电连接。不同极板405A、405B、405C、405D和405E中的双镶嵌通路条465不彼此接触，并不相互电连接。在图4B中说明双镶嵌通路条的三个级的同时，可以堆叠包含通路条的任何数量互连级以形成电感器的极板。
这样，本发明提供了一种改进双镶嵌布线制备和双镶嵌布线效率的新的布线结构。
为了理解本发明，在上面给出了本发明的实施例的说明。可以理解本发明不局限于与此说明的具体实施例，本领域的熟练技术人员可以理解，能够进行各种修改、重新配置和替代，只要其不脱离本发明的范围。因此，下面的权利要求试图覆盖如落入本发明的真实精神和范围中的全部这种修改和变化。
权利要求
1.一种双镶嵌结构，其包括第一互连级，其包括第一电介质层，并包括多个第一镶嵌导线或双镶嵌导线，每一所述第一镶嵌导线或双镶嵌导线从所述第一电介质层的上表面朝所述第一电介质层的下表面延伸一段距离，所述距离小于、等于或大于所述第一电介质层的厚度；直接位于所述第一电介质层上方并与之接触的第二互连级，所述第二互连级包括第二电介质层，并包括多个第二双镶嵌导线，每一第二双镶嵌导线从所述第二电介质层的上表面朝所述第二电介质层的下表面延伸一段距离，所述距离小于所述第二电介质层的厚度；以及在所述第二互连级中的双镶嵌导电通路条，该双镶嵌导电通路条从所述多个第二双镶嵌导线之一的下表面和所述多个第一双镶嵌导线之一的上表面延伸并与之形成一体，所述双镶嵌导电通路条具有大于其宽度的长度，所述双镶嵌导电通路条的所述长度和宽度在由所述第二电介质层的所述上表面限定的所述平面中延伸。
2.权利要求1的结构，进一步包括在所述第二互连级中的双镶嵌导电通路，该双镶嵌通路从所述多个第二双镶嵌导线之一的下表面和所述多个第一双镶嵌导线之一的上表面延伸并与之形成一体，所述双镶嵌导电通路具有大约等于其宽度的长度，所述双镶嵌导电通路的所述长度和宽度在由所述第二电介质层的所述上表面限定的平面中延伸。
3.权利要求1的结构，进一步包括所述第一互连级中的附加导电双镶嵌通路条，所述附加导电双镶嵌通路条从所述多个第二双镶嵌导线之一的下表面朝所述第一电介质层的所述下表面延伸一段距离，所述距离小于所述附加导电双镶嵌通路条和所述第一电介质层的所述下表面之间的距离。
4.权利要求1的结构，进一步包括所述第一互连级中的附加导电双镶嵌通路条，所述附加导电双镶嵌通路条从所述第一电介质层的所述上表面朝所述第一电介质层的所述下表面延伸一段距离，所述距离小于所述第一电介质层的所述厚度。
5.权利要求1的结构，其中所述第一电介质层包括第一电介质扩散势垒层，所述第一电介质扩散势垒层的下表面与所述第一电介质层的下表面共同延伸，并且所述第二电介质层包括第二电介质扩散势垒层，第二电介质扩散势垒层的下表面与所述第二电介质层的所述下表面共同延伸。
6.权利要求5的结构，其中所述电介质扩散势垒层从包括氮化硅和碳化硅的组中选择出。
7.权利要求1的结构，进一步包括a)所述第一电介质层中的螺旋形双镶嵌导电通路条，b)所述第二电介质层中的螺旋形双镶嵌导电通路条；或c)第一和第二电介质层中的螺旋形双镶嵌导电通路条，所述螺旋形双镶嵌导电通路条的上缘与对应电介质层的上表面共面，并且所述螺旋形双镶嵌导电通路条的下缘与所述对应电介质层的下表面共面，并且所述螺旋形双镶嵌导电通路条的侧壁彼此对准，并以电接触的方式彼此上下堆叠。
8.权利要求1的结构，进一步包括一个或多个附加互连级，每一附加互连级包括螺旋形双镶嵌导电通路条，每一螺旋形双镶嵌导电通路条的上缘与它的对应互连级的上表面共面，并且每一螺旋形双镶嵌导电通路条的下缘与它的对应互连级的下表面共面，所述螺旋形双镶嵌导电通路条的侧壁和侧壁彼此对准，并以电接触的方式彼此上下堆叠。
9.权利要求1的结构，进一步包括a)电容器的第一极板和第二极板，所述电容器的第一极板包括第一附加双镶嵌导电通路条，所述电容器的第二极板包括所述第二电介质层中的第二附加双镶嵌导电通路条；或b)电容器的第一极板和第二极板，所述电容器的第一极板包括第一附加双镶嵌导电通路条，第一附加双镶嵌导电通路条包括位于所述第一和所述第二电介质层两个中的第一附加双镶嵌导电通路条，所述第一附加双镶嵌导电通路条的上缘与对应电介质层的上表面共面，并且所述第一附加双镶嵌导电通路条的下缘与所述对应电介质层的下表面共面，并且所述第一双镶嵌导电通路条的侧壁彼此对准，并以电接触的方式彼此上下堆叠，所述电容器的第二极板包括第二附加双镶嵌导电通路条，第二附加双镶嵌导电通路条包括位于所述第一和所述第二电介质层两个中的第二附加双镶嵌导电通路条，所述第二附加双镶嵌导电通路条的上缘与对应电介质层的上表面共面，并且所述第二附加双镶嵌导电通路条的下缘与所述对应电介质层的下表面共面，并且所述附加第二双镶嵌导电通路条的侧壁彼此对准，并以电接触的方式彼此上下堆叠。
10.权利要求1的结构，进一步包括电容器的第一极板和第二极板所述电容器的第一极板包括位于附加电介质层中的第一附加双镶嵌导电通路条，所述第一附加双镶嵌导电通路条的侧壁彼此对准，并以电接触的方式彼此上下堆叠；以及所述电容器的第二极板包括位于所述附加电介质层中的第二附加双镶嵌导电通路条，所述第二附加双镶嵌导电通路条的侧壁彼此对准，并以电接触的方式彼此上下堆叠。
11.权利要求1的结构，其中所述双镶嵌导线和所述双镶嵌导电通路以及所述双镶嵌导电通路条包括从包括铜、钨、铝、铝-铜合金、多晶硅、钽、氮化钽、氮化硅钽、钛、氮化钛、氮化硅钛、钨、氮化钨、氮化硅钨以及其组合的组中选择出的相同的导体。
12.权利要求1的结构，其中所述电介质层从包括二氧化硅、SiCxOyHz和SiLKTM的组中选择出。
13.一种制备双镶嵌结构的方法，其包括形成包括第一电介质层的第一互连级，所述第一互连级包括多个第一镶嵌导线或双镶嵌导线，每一第一镶嵌导线或双镶嵌导线从所述第一电介质层的上表面朝所述第一电介质层的下表面延伸一段距离，所述距离小于所述第一电介质层的厚度；直接在所述第一电介质层上方并与之接触地形成第二互连级，所述第二互连级包括第二电介质层，并包括多个第二双镶嵌导线，每一第二双镶嵌导线从所述第二电介质层的上表面朝所述第二电介质层的下表面延伸一段距离，所述距离小于所述第二电介质层的厚度；以及在所述第二互连级中形成双镶嵌导电通路条，所述双镶嵌导电通路条从所述多个第二双镶嵌导线之一的下表面和所述多个第一双镶嵌导线之一的上表面延伸并与之形成一体，所述双镶嵌导电通路条具有大于其宽度的长度，所述双镶嵌导电通路条的长度和宽度在由所述第二电介质层的所述上表面限定的所述平面中延伸。
14.权利要求13的方法，进一步包括在所述第二互连级中形成双镶嵌导电通路，该双镶嵌导电通路从所述多个第二双镶嵌导线之一的下表面和所述多个第一双镶嵌导线之一的上表面延伸并与之形成一体，所述双镶嵌导电通路具有大约等于其宽度的长度，所述双镶嵌导电通路的长度和宽度在由所述第二电介质层的所述上表面限定的平面中延伸。
15.权利要求13的方法，进一步包括在所述第一互连级中形成附加导电双镶嵌通路条，所述附加导电双镶嵌通路条从所述多个第二双镶嵌导线之一的下表面朝所述第一电介质层的所述下表面延伸一段距离，所述距离小于所述附加导电双镶嵌通路条和所述第一电介质层的所述下表面之间的距离。
16.权利要求13的方法，进一步包括在所述第一互连级中形成附加导电双镶嵌通路条，所述附加导电双镶嵌通路条从所述第一电介质层的所述上表面朝所述第一电介质层的所述下表面延伸一段距离，所述距离小于所述第一电介质层的所述厚度。
17.权利要求13的方法，其中所述第一电介质层包括第一电介质扩散势垒层，所述第一电介质扩散势垒层的下表面与所述第一电介质层的下表面共同延伸，并且所述电介质层包括第二电介质扩散势垒层，第二电介质扩散势垒层的下表面与所述第二电介质层的所述下表面共同延伸。
18.权利要求17的方法，其中所述电介质扩散势垒层从包括氮化硅和碳化硅的组中选择出。
19.权利要求13的方法，进一步包括a)在所述第一电介质层中形成螺旋形双镶嵌导电通路条，b)在所述第二电介质层中形成螺旋形双镶嵌导电通路条；或c)在所述第一和第二电介质层中形成螺旋形双镶嵌导电通路条，所述螺旋形双镶嵌导电通路条的上缘与对应电介质层的上表面共面，并且所述螺旋形双镶嵌导电通路条的下缘与所述对应电介质层的下表面共面，并且所述螺旋形双镶嵌导电通路条的侧壁彼此对准，并以电接触的方式彼此上下堆叠。
20.权利要求13的方法，进一步包括形成一个或多个附加互连级，每一互连级包括螺旋形双镶嵌导电通路条，每一螺旋形双镶嵌导电通路条的上缘与它的对应互连级的上表面共面，并且每一螺旋形双镶嵌导电通路条的下缘与它的对应互连级的下表面共面，所述螺旋形双镶嵌导电通路条的侧壁和侧壁彼此对准，并以电接触的方式彼此上下堆叠。
21.权利要求13的方法，进一步包括a)形成电容器的第一极板和第二极板，所述电容器的第一极板包括第一附加双镶嵌导电通路条，所述电容器的第二极板包括所述第二电介质层中的第二附加双镶嵌导电通路条；或b)形成电容器的第一极板和第二极板，所述电容器的第一极板包括第一附加双镶嵌导电通路条，第一附加双镶嵌导电通路条包括位于所述第一和所述第二电介质层两个中的第一附加双镶嵌导电通路条，所述第一附加双镶嵌导电通路条的上缘与对应电介质层的上表面共面，并且所述第一附加双镶嵌导电通路条的下缘与所述对应电介质层的下表面共面，并且所述第一双镶嵌导电通路条的侧壁彼此对准，并以电接触的方式彼此上下堆叠，所述电容器的第二极板包括第二附加双镶嵌导电通路条，第二附加双镶嵌导电通路条包括位于所述第一和所述第二电介质层两个中的第二附加双镶嵌导电通路条，所述第二附加双镶嵌导电通路条的上缘与对应电介质层的上表面共面，并且所述第二附加双镶嵌导电通路条的下缘与所述对应电介质层的下表面共面，并且所述第二附加双镶嵌导电通路条的侧壁彼此对准，并以电接触的方式彼此上下堆叠。
22.权利要求13的方法，进一步包括形成电容器的第一极板，其包括附加电介质层中的第一附加双镶嵌导电通路条，并且所述第一附加双镶嵌导电通路条的侧壁彼此对准，并以电接触的方式彼此上下堆叠；以及形成电容器的第二极板，其包括所述附加电介质层中的第二附加双镶嵌导电通路条，并且所述第二附加双镶嵌导电通路条的侧壁彼此对准，并以电接触的方式彼此上下堆叠。
23.权利要求13的方法，其中所述双镶嵌导线和所述双镶嵌导电通路以及所述双镶嵌导电通路条包括从包括铜、钨、铝、铝-铜合金、多晶硅、钽、氮化钽、氮化硅钽、钛、氮化钛、氮化硅钛、钨、氮化钨、氮化硅钨以及其组合的组中选择出的相同的导体。
24.权利要求13的方法，其中所述电介质层从包括二氧化硅、SiCxOyHz和SiLKTM的组中选择出。
25.一种制备双镶嵌结构的方法，其包括(a)提供衬底；(b)在所述电介质层的上表面上形成电介质层；(c)在所述电介质层中形成通路条开口，所述通路条开口具有大于其宽度的长度，所述通路条开口的所述长度和宽度在由电介质的所述上表面限定的所述平面中延伸，所述通路条开口延伸穿过所述电介质层的整个厚度；(d)在所述电介质层中蚀刻第一沟槽，所述第一沟槽与所述通路条开口对准，所述第一沟槽从所述电介质层的所述上表面朝所述电介质层的下表面延伸一段距离，所述距离小于所述电介质层的厚度；(e)对所述电介质层的上表面涂覆防反射涂层，所述防反射涂层填充所述通路条开口；(f)对所述防反射涂层的上表面施加掩模层；(g)从所述通道条开口蚀刻所述防反射涂层，并在所述通道条开口之上的所述电介质层中形成第一沟槽，所述第一沟槽从所述电介质层的所述上表面朝所述电介质层的下表面延伸一段距离，所述距离小于所述电介质层的厚度；(h)去除所述掩模层和任何剩余的防反射涂层；以及(i)以导体填充所述第一沟槽和所述通道条开口。
26.权利要求25的方法，步骤(c)进一步包括形成通道开口，所述通道开口具有大约等于其宽度的长度，所述通路开口的所述长度和宽度在由电介质层的所述上表面限定的平面中延伸，所述通路开口延伸穿过所述电介质层的整个厚度；步骤(d)进一步包括蚀刻第二沟槽，所述第二沟槽与所述通路条开口对准，所述第二沟槽从所述电介质层的所述上表面朝所述电介质层的下表面延伸一段距离，所述距离小于所述电介质层的厚度；步骤(e)进一步包括以所述防反射涂层填充所述通路开口；步骤(g)进一步包括从所述通道条开口蚀刻所述防反射涂层，并在所述通道条开口之上的所述电介质层中形成第二沟槽，所述第二沟槽从所述电介质层的所述上表面朝所述电介质层的下表面延伸一段距离，所述距离小于所述电介质层的厚度；以及步骤(i)进一步包括以所述导体填充所述第二沟槽和所述通道条开口。
27.权利要求26的方法，进一步包括在所述衬底的上表面与所述电介质层的下表面之间形成电介质扩散势垒层，该电介质扩散势垒层与所述电介质层的下表面接触；以及在步骤(g)中蚀刻所述通道开口和所述通道条开口，穿过所述电介质扩散势垒层。
28.权利要求27的方法，其中所述电介质扩散势垒层从包括氮化硅和碳化硅的组中选择出。
29.权利要求25的方法，进一步包括在步骤(c)中在所述电介质层中蚀刻附加通道条开口；以步骤(e)中以所述防反射涂层填充所述附加通道条开口；在步骤(g)中不穿过所述电介质扩散势垒层蚀刻所述第三沟槽；以及在步骤(i)中以所述导体填充所述附加通道条开口。
30.权利要求25的方法，其中所述导体从包括铜、钨、铝、铝-铜合金、多晶硅、钽、氮化钽、氮化硅钽、钛、氮化钛、氮化硅钛、钨、氮化钨、氮化硅钨以及其组合的组中选择出。
31.权利要求25的方法，其中所述防反射涂层具有大约400nm至大约800nm之间的厚度。
32.权利要求25的方法，其中所述电介质材料从包括二氧化硅、SiCxOyHz和SiLKTM的组中选择出。
全文摘要
一种结构和制备双镶嵌互连结构的方法，该结构包括电介质层中的双镶嵌布线，双镶嵌布线以一个距离延伸进入电介质层，该距离小于电介质层的厚度，并且双镶嵌通道条从双镶嵌布线的下表面延伸至电介质层的下表面并与之形成一体。
文档编号H01L21/70GK1722424SQ20051005629
公开日2006年1月18日 申请日期2005年4月5日 优先权日2004年7月14日
发明者托马斯·L.·麦克德维特, 安东尼·K.·斯坦博 申请人:国际商业机器公司