专利名称：用于pcb的布线方法及pcb的制作方法
技术领域：
本方法涉及印刷电路板领域，特别涉及用于PCB的布线方法及PCB。
背景技术：
随着系统设计复杂性和集成度的大规模提高，总线的工作频率也已经达到或者超 过50MHz，有的甚至超过100MHz。目前，约50%的设计的时钟频率超过50MHz，将近20%的 设计主频超过120MHz。当系统工作在50MHz时，将产生传输线效应和信号完整性问题，而当 系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无 法工作，因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段。通常认为如果数字逻辑电路的频率达到或者超过45MHz-50MHz，而且工作在这个 频率之上的电路已经占到了整个电子系统一定的分量(比如说1/3)，就成为高速电路。实 际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿(或 称信号的跳变)引发了信号传输的非预期结果，因此，通常约定如果传输线传播延时大于 1/2数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。PCB板上 走线的长度会影响信号的有效传输，过长的PCB走线导致的延时会影响接收端的时序。现有技术对PCB布线通常采用如下两种方法1、对时钟信号和选通信号布线严格 等长。2、PCB上时钟信号和选通信号的布线差值小于500英寸。经过对PCB走线的实际验证， 只要同时满足驱动端和接收端时钟信号和选通信号的延时的要求，是允许将PCB上时钟信 号和选通信号的延时控制在一定的范围之内的。因此，无论采用上述哪种现有的PCB布线 方法，都只是从驱动端和接收端的电路设计出发，通过控制时钟信号和选通信号之间的关 系保证接收端的时序，却忽略了 PCB走线上的延时对控制时钟信号和选通信号的影响。综上分析，现有的PCB布线方法存在设置PCB上选通信号和时钟信号走线长度之 差不精确的问题，并且现有技术中对PCB布线的严格约束在布线空间比较紧张的情况下难 以实现。
发明内容
本发明的主要目的在于提供一种用于PCB的布线方法及PCB，以解决现有的PCB布 线方法存在设置PCB上选通信号和时钟信号走线长度之差不精确的问题。根据本发明的一个方面，提供了一种用于PCB的布线方法，包括确定PCB上选通 信号相对于时钟信号的走线延时；设置PCB的选通信号的布线与PCB的时钟信号的布线，使 布线的长度差对应于走线延时。进一步地，确定PCB上选通信号相对于时钟信号的走线延时包括获取第一延时， 其中，第一延时为驱动端上选通信号相对于时钟信号的时间偏移量；确定第二延时，其中， 第二延时为接收端上选通信号相对于时钟信号的时间偏移量；根据第一延时和第二延时的 差值确定PCB上选通信号相对于时钟信号的走线延时。进一步地，获取第一延时包括获取驱动端的选通信号相对于时钟信号的延时参数作为第一延时。进一步地，确定第二延时包括根据接收端的选通信号的建立时间确定第三延时；根据接收端的选通信号的保持时间确定第四延时；获取接收端上选通信号相对于写入命令 的延时参数作为第五延时；选择第三延时、第四延时以及第五延时的最小值作为第二延时。进一步地，根据接收端的选通信号的建立时间确定第三延时包括根据以下规则 确定第三延时TSKEW1 = T-Tw-Tdss，其中，Tskewi为第三延时，T为时钟信号的一个时钟周期，Tw 为选通信号一个脉宽对应的时间偏移，Tdss为接收端的选通信号的建立时间。进一步地，上述Tdss最小为0. 2个所述时钟周期。进一步地，根据接收端的选通信号的保持时间确定第四延时包括根据以下规则 确定第四延时TSKEW2 = Tw-Tdsh，其中，Tskew2为第四延时，Tw为选通信号一个脉宽对应的时间 偏移，Tdsh为接收端的选通信号的保持时间。进一步地，上述Tdsh最小为0. 2个时钟周期。根据本发明的另一方面，提供了一种PCB，包括选通信号的布线与时钟信号的布 线，布线的长度差对应于PCB上选通信号相对于时钟信号的走线延时。进一步地，PCB上选通信号相对于时钟信号的走线延时由驱动端上选通信号相对 于时钟信号的时间偏移量以及接收端上选通信号相对于时钟信号的时间偏移量的差值确定。通过本发明，采用确定时钟信号与选通信号在PCB上走线延时的方法，设置PCB上 时钟信号和选通信号之间走线长度之差，解决了现有的PCB布线方法存在设置PCB上选通 信号和时钟信号走线长度之差不精确的问题，进而保证在PCB上有相对宽松的布线空间的 前提下，接收端能够以正确的时序接收数据信号。
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发 明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中图1是根据本发明实施例的源同步时钟系统的结构示意图；图2是根据本发明实施例的用于PCB的布线方法的流程图；图3是根据本发明实施例的确定PCB上选通信号相对于时钟信号的走线延时的流 程图；图4是根据本发明实施例的源同步系统时序建立示意图；图5是根据本发明实施例的接收端选通信号时序图；图6是根据本发明实施例的DDR接收端系统时序图；图7是根据本发明优选实施例的确定PCB走线延时的流程图。
具体实施例方式下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的 情况下，本申请中的实施例及实施例中的特征可以相互组合。本发明实施例适用于PCB的高速并行总线的布线方法，特别适用于源同步时钟系 统的PCB布线阶段，处理时钟信号与选通信号的走线长度差值，例如，确定PCB的接收端为双倍速率同步动态随机存储器(Double Data Rate SDRAM，简称DDR)后，根据DDR的时钟频 率和延时特点，确定PCB上时钟信号与选通信号的走线长度差值。图1是根据本发明实施例的源同步时钟系统的结构示意图。如图1所示，驱动端 (驱动芯片)在发送数据信号的同时也产生了选通信号(Strobe)，接收端(例如DDR)根据 时钟信号给出的写入命令有效接收选通信号DQS，并且接收端的触发器由该选通信号脉冲 控制数据的读取。根据本发明实施例，首先提供了一种用于PCB的布线方法，图2是根据本发明实施 例的用于PCB的布线方法的流程图，如图2所示，该方法包括步骤S202，确定PCB上选通信号相对于时钟信号的走线延时； 步骤S204，设置PCB的选通信号的布线与PCB的时钟信号的布线，使布线的长度差 对应于该走线延时。源同步时钟系统中，驱动芯片在发送数据信号的同时产生选通信号，而接收端的 触发器由该选通信号控制数据的读取数据信号和源同步时钟信号是同步传输的。因此，如 果发送端的时序是正确的，只要保证这两个信号的飞行时间完全一致，那么在接收端也能 得到完全正确的时序。整个系统在时序上的稳定性完全体现在数据和选通信号的匹配程度 上，包括传输延迟的匹配，器件性能的匹配等等，只要两者条件完全相同，就可以保证系统 的时序绝对正确。现有方法对时钟信号和选通信号延时的研究，主要通过控制驱动端及接收端的电 路的时钟信号和选通信号之间的延时，保证接收端的数据接收的正确时序，但是在设计上 PCB上，忽略了时钟信号和选通信号的延时允许范围，只是严格遵循手册规定，或者时钟信 号和选通信号的线路设计走等长，或者时钟信号和选通信号的线路设计相差500英寸。在实际应用中，经分析和验证，时钟信号和选通信号之间的延时在驱动端和接收 端两侧往往不同，这就意味着PCB上时钟信号和选通信号是允许有延时的，在布线空间紧 张的情况下，PCB的并行布线可以根据接收端和发送端两侧时钟信号和选通信号之间的延 时差值进行设置，这样不仅使PCB的布线更加灵活，而且不会影响接收端以正确的时序接 收数据信号。基于上述分析，本发明实施例提供的用于PCB的布线方法考虑到发送端和接收端 两侧对时钟信号和选通信号的延时限制不同，在满足发送端和接收端对时钟信号和选通信 号的延时要求的情况下，执行上述步骤S202，确定CB上选通信号相对于时钟信号的走线延 时，再根据该走线延时，执行步骤S204，设置PCB的选通信号的布线与PCB的时钟信号的布 线，使得布线的长度差对应于该走线延时。根据本发明实施例提供的PCB的布线方法，解决了现有的PCB布线方法存在设置 PCB上选通信号和时钟信号走线长度之差不精确的问题，既保证在了 PCB上有相对宽松的 布线空间，又保证了接收端能够以正确的时序接收数据信号。优选地，步骤S202中可以通过以下方法确定PCB上选通信号相对于时钟信号的走 线延时，如图3所示，确定PCB上选通信号相对于时钟信号的走线延时包括以下步骤步骤S302，获取第一延时，其中，第一延时为驱动端上选通信号相对于时钟信号的 时间偏移量；步骤S304，确定第二延时，其中，第二延时为接收端上选通信号相对于时钟信号的时间偏移量；
步骤S306，根据第一延时和第二延时的差值确定PCB上选通信号相对于时钟信号 的走线延时。上述分析中已经分析了确定PCB上选通信号相对于时钟信号的走线延时的依据 是驱动端上允许的选通信号相对于时钟信号的时间偏移量，以及接收端上允许的选通信 号相对于时钟信号的时间偏移量。因此，通过执行上述步骤S302-S306，即可确定PCB上选 通信号相对于时钟信号的走线延时。根据上述方法确定的PCB上选通信号相对于时钟信号的走线延时实际上是一个 极限值，即只要在设计PCB并行总线时，选通信号的相对于时钟信号的具体走线延时小于 该极限值，即可保证接收端能够以正确的时序接收数据信号。根据上述步骤S302-S306可以准确的确定PCB上选通信号与时钟信号走线延迟， 然后将该走线延迟控制在驱动端和接收端允许范围之内，这样PCB布线不需严格走等长或 严格遵循布线差值为500英寸，使得PCB的布线选择相对灵活，易于实现。优选地，可以获取驱动端的选通信号相对于时钟信号的延时参数作为上述第一延 时。图4为根据本发明实施例的源同步系统时序建立示意图。如图4所示，选通信号 (DQS)和时钟信号(CK)在驱动器件内部的时候有一个相对延时Tco strobe.如果发送端 为FPGA，其内部可以在FPGA规定相对延时范围内调调整Tco strobe,如果发送端为CPU或 者DSP，其内部没有人为设置Tco strobe的功能，但是我们可以通过CPU或DSP从器件手册 得到选通信号DQS和系统时钟信号CK之间的延时Tco strobe.也可以通过在实际的场景 中测试选通信号(DQS)和时钟信号(CK)在驱动器件内部的相对延时，以获得更准确的相对 延时值。根据驱动端的选通信号相对于时钟信号的延时参数，可以方便并准确地获取上述 第一延时。优选地，可以通过以下方法确定选通信号相对于时钟信号的时间偏移量(即上述 第二延时)根据接收端的选通信号的建立时间确定第三延时；根据接收端的选通信号的 保持时间确定第四延时；获取接收端上选通信号相对于写入命令的延时参数作为第五延 时；选择第三延时、第四延时以及第五延时的最小值作为第二延时。如图5所示，接收端的选通信号在一个选通周期内，包括选通信号的建立时间、 选通信号的保持时间接收端允许的选通信号相对于时钟信号的时间偏移量(上述第二延 时)，需要满足以下三个条件条件一，DQS和CK在接收端要满足Tdqss (即上述第五延时)，Tdqss指DQS相对于写 入命令即CK的延迟时间，之所以有这么一个延迟设计，也是为了保证接收端能收有效接收 DQS信号和数据信号。条件二，DQS相对CK在接收端要保证建立时间(Tdss)充足，以图6所示的时序图为 例，如图6的CASE 1所示，DQS下降沿距CK的下一个上升沿的时间为Tdss，并且Tdss最小为 0.2个时钟周期。条件三，DQS相对CK在接收端要保证保持时间(Tdsh)充足，以图6所示的时序图为 例，如图6的CASE 2所示，DQS下降沿距CK的上一个上升沿的时间为Tdsh，并且Tdsh最小为0.2个时钟周期。分别根据上述三个条件，确定各个条件中选通信号相对于时钟信号的时间偏移量，即上述第三延时、第四延时及第五延时，在其中选择最小值作为接收端允许的选通信号 相对于时钟信号的时间偏移量，就保证了 DQS可以参考系统时钟CK正确地被接收端读取。 需要说明的是上述第三延时、第四延时及第五延时的确定不分先后，可以同时进行，也可以 选择性的安排先后顺序，只要完成第三延时、第四延时及第五延时的确定工作，即可在其 中选择最小值作为接收端允许的选通信号相对于时钟信号的时间偏移量(即上述第二延 时)。通过上述方式确定接收端允许的选通信号相对于时钟信号的时间偏移量(即上 述第二延时)，同时考虑了 TDQSS、Tdsh以及Tdsh，使得接收端允许的选通信号相对于时钟信号 的时间偏移量更加精确。优选地，可以根据以下规则确定上述第三延时TSKEW1 = T-Tw-Tdss，其中，Tskewi为第 三延时，T为时钟信号的一个时钟周期，Tw为选通信号一个脉宽对应的时间偏移，Tdss为接 收端的选通信号的建立时间。图6为的DDR接收端系统时序图，该时序图具体描述了由TSKEW1、Tw以及Tdss的关系， 由于DDR只允许在时钟上升沿进行数据判断，因此，如图6的CASEl所示，在T4至T5的时 钟周期内，一个时钟周期T内包括了 TSKEW1、Tw以及Tdss，因此，第三延时的确定规则可以为
<formula>formula see original document page 7</formula>上述T、Tw以及Tdss均可以由接收端采用的器件的手册中获取具体参数值或范围 值，也可以通过实际测量获得具体的参数值，因此，可以通过公式Tskewi = T-TW-Tdss可以准确 地确定第三延时。需要说明的是Tdss最小可以为0.2个时钟周期，在具体实施过程中，可以 根据具体的接收端器件要求，设置TDSS。优选地，Tdss取值0. 2个时钟周期，可以使确定的第三延时为最大，从而确定了第 三延时的极限情况。通过上述公式Tskewi = T-TW-Tdss确定的第三延时，在确定接收端允许的选通信号相 对于时钟信号的时间偏移时，保证了选通信号的建立时间充足，从而使得确定的第三延时 更加精确，并且由此确定的第二延时具有理论依据，更具实用性。优选地，可以根据以下规则确定上述第四延时TSKEW2 = Tw-Tdsh，其中，Tskew2为第三 延时，Tw为选通信号一个脉宽对应的时间偏移，Tdsh为接收端的选通信号的保持时间。如图6的CASE2所示，在T4的上一个1/4时钟周期至T4的下一个1/4时钟周期 的脉宽时间内，Tw包括了 TSKEW2、Tdsh，因此，第四延时的确定规则可以为TSKEW2 = Tw-Tdsho上述Tw以及Tdsh均可以由接收端采用的器件的手册中获取具体参数值或范围值， 也可以通过实际测量获得具体的参数值，因此，可以通过公式Tskew2 = TW-Tdsh可以准确地确 定第四延时。需要说明的是Tdsh最小可以为0.2个时钟周期，在具体实施过程中，可以根据 具体的接收端器件要求，设置TDSH。优选地，Tdsh取值0.2个时钟周期，可以使确定的第四延时为最大，从而确定了第 四延时的极限情况。通过上述公式Tskew2 = TW-Tdsh确定的第四延时，在确定接收端允许的选通信号相对 于时钟信号的时间偏移时，保证了选通信号的保持时间充足，从而使得确定的第四延时更加精确，并且由此确定的第二延时具有理论依据，更具实用性。下面结合具体的优选实施例对上述用于PCB的布线方法进行详细介绍。该优选实施例是通过接收端对DQS和CK的条件约束以及发送端DQS和CK之间的偏移，计算出时钟信号CK和选通信号DQS在PCB上允许的最大走线延时。图7为根据本发 明优选实施例的确定PCB走线延时的流程图，如图7所示，该方法包括步骤S701，确定DQS的脉宽允许的变化范围Tw，DQS建立时间(Tdss)和保持时间 (Tdsh)‘步骤S702，计算出确保接收端的选通信号的建立时间时，接收端的DQS与CK允许
的偏差范围Tskewi，即根据Tskewi = T-Tw-Tdss计算Tskewi ；步骤S703，计算出确保接收端的选通信号的保持时间时，DQS和CK允许的偏差范 围 TSKEW2，艮口 牛艮据 Tskew2 = Tw-Tdsh 计算 Tskew2 ；步骤S704，确定接收端正确接收DQS的必要条件，即DQS相对写入命令的相对延时 T ·
1DQSS ’步骤S705，取上述TSKEW1、Tskew2以及Tdqss的最小值为接收端DQS和CK允许的偏差围 Tskew 艮口 Tskew 一 niin (Tskewi ？ Tskew2 ？ Tdqss)；步骤S706，确定驱动端上选通信号相对于时钟信号的输出偏移T。。strobe ；步骤S707，计算出在PCB上允许的走线偏移Tra SKEW = Tskew-Tco strabe。为了满足接收端时序要求，选通信号DQS和系统时钟信号CK之间的走线长度之差 不能大于这个计算的值。在PCB布线的时候，就可以通过这种方法来计算选通信号DQS和 系统时钟信号在走线上允许的最大延迟。根据本发明实施例，还提供了一种PCB，该PCB包括选通信号的布线与时钟信号的 布线，二者布线的长度差对应于PCB上选通信号相对于时钟信号的走线延时。现有的PCB在并行总线布线方面，严格遵循手册规定，或者时钟信号和选通信号 的线路设计走等长，或者时钟信号和选通信号的线路设计相差500英寸，根据本发明实施 例提供的PCB不同于现有的PCB，可以在并行总线布线方面，根据驱动端和接收端对选通信 号相对于时钟信号的时间偏移差确定布线长度差值。既保证在了 PCB上有相对宽松的布线 空间，又保证了接收端能够以正确的时序接收数据信号。优选地，PCB上选通信号相对于时钟信号的走线延时，可以通过本发明实施例提供 的上述任意一种PCB的布线方法确定。具体而言。由驱动端上选通信号相对于时钟信号的 时间偏移量以及接收端上选通信号相对于时钟信号的时间偏移量的差值确定PCB上选通 信号相对于时钟信号的走线延时。上述优选的PCB，可以准确地设置PCB上选通信号与时钟信号走线延迟范围，将该 走线延迟控制在驱动端和接收端允许范围之内，PCB布线不需严格走等长或严格遵循布线 差值为500英寸，使得PCB的布线选择相对灵活，易于实现。从以上的描述中，可以看出，通过本发明提供的技术方案，确定选通信号DQS相对 系统时钟信号CK在PCB走线上的延时，从而在PCB布线的时候将两者的长度之差限制在所 允许的范围之内，这样可以保证在PCB上有相对宽松的布线空间，同时使接收端能够以正 确的时序接收数据信号。以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
一种用于PCB的布线方法，其特征在于，包括确定PCB上选通信号相对于时钟信号的走线延时；设置所述PCB的选通信号的布线与所述PCB的时钟信号的布线，使所述布线的长度差对应于所述走线延时。
2.根据权利要求1所述的方法，其特征在于，所述确定PCB上选通信号相对于时钟信号 的走线延时包括获取第一延时，其中，所述第一延时为驱动端上选通信号相对于时钟信号的时间偏移量；确定第二延时，其中，所述第二延时为接收端上选通信号相对于时钟信号的时间偏移量；根据所述第一延时和所述第二延时的差值确定PCB上选通信号相对于时钟信号的走 线延时。
3.根据权利要求2所述的方法，其特征在于，获取所述第一延时包括获取所述驱动端 的选通信号相对于时钟信号的延时参数作为所述第一延时。
4.根据权利要求2所述的方法，其特征在于，确定所述第二延时包括 根据所述接收端的选通信号的建立时间确定第三延时；根据所述接收端的选通信号的保持时间确定第四延时；获取所述接收端上选通信号相对于写入命令的延时参数作为第五延时；选择所述第三延时、所述第四延时以及所述第五延时的最小值作为所述第二延时。
5.根据权利要求4所述的方法，其特征在于，根据所述接收端的选通信号的建立时间 确定第三延时包括根据以下规则确定所述第三延时TSKEW1 = T-Tw-Tdss，其中，Tskewi为所述 第三延时，T为所述时钟信号的一个时钟周期，Tw为选通信号一个脉宽对应的时间偏移，Tdss 为所述接收端的选通信号的建立时间。
6.根据权利要求5所述的方法，其特征在于，所述Tdss最小为0.2个所述时钟周期。
7.根据权利要求4所述的方法，其特征在于，根据所述接收端的选通信号的保持时间 确定第四延时包括根据以下规则确定所述第四延时TSKEW2 = Tw-Tdsh，其中，Tskew2为所述第 四延时，Tw为选通信号一个脉宽对应的时间偏移，Tdsh为所述接收端的选通信号的保持时 间。
8.根据权利要求7所述的方法，其特征在于，所述Tdsh最小为0.2个时钟周期。
9. 一种PCB，其特征在于，包括选通信号的布线与时钟信号的布线，所述布线的长度 差对应于所述PCB上选通信号相对于时钟信号的走线延时。
10.根据权利要求9所述的PCB，其特征在于，所述PCB上选通信号相对于时钟信号的 走线延时由驱动端上选通信号相对于时钟信号的时间偏移量以及接收端上选通信号相对 于时钟信号的时间偏移量的差值确定。
全文摘要
本发明公开了一种用于PCB的布线方法及PCB，在上述方法中，确定PCB上选通信号相对于时钟信号的走线延时；设置PCB的选通信号的布线与PCB的时钟信号的布线，使布线的长度差对应于走线延时。通过本发明提供的技术方案，可以在PCB上有相对宽松的布线空间，同时保证接收端以正确的时序接收数据信号。
文档编号H05K1/02GK101808460SQ20101014361
公开日2010年8月18日 申请日期2010年3月25日 优先权日2010年3月25日
发明者卢娴, 吴凯, 易毕 申请人:中兴通讯股份有限公司