专利名称：可控制保持电流的静电放电装置的制作方法
技术领域：
本实用新型是关于一种静电放电(ESD)装置。特别是有关于一种具有寄生硅控整流器(SCR)结构与可控制保持电流的静电放电装置。
背景技术：
静电放电装置已普遍地应用于集成电路中，用以防止其因静电破坏而烧毁。然而，由于具有寄生硅控整流器(SCR)结构的静电放电装置其先天的特性限制，闩锁效应(latch-up effect)将无可避免。当该硅控整流器被触发时，其可忍受大量电流，但该硅控整流器两端所跨的电压将折返至一低保持电压。当该硅控整流器被闩锁时，它将无法返回正常操作状态，并失去静电放电(ESD)装置应有的功能。
因此，如何提升静电放电装置的闩锁免疫力已成为当前设计静电放电装置的主要课题。因此，具有可控制保持电流以增进闩锁免疫力的静电放电装置将为产业所渴求。
发明内容
本实用新型的目的是提供一种可控制保持电流的静电放电装置，在不需调整制程的情况下，可以依需求而决定静电放电装置的保持电流。
基于上述及其他目的，本实用新型提出一种可控制保持电流的静电放电装置，包括一P型基板、一N型井、一第一N+型掺杂区、一第一P+型掺杂区、一第二N+型掺杂区、一第二P+型掺杂区、一第三N+型掺杂区、一第一电极以及一第二电极。该N型井是形成于该P型基板中。该第一N+型掺杂区与该第一P+型掺杂区是形成于该N型井中，该第一N+型掺杂区与该第一P+型掺杂区之间的距离是为一第一距离。该第三N+型掺杂区形成于该P型基板中以及该N型井外，其中该第三N+型掺杂区与该N型井不相接触。该第二P+型掺杂区是形成于该P型基板中以及该N型井外，其中该第二P+型掺杂区与该N型井不相接触。该第二P+型掺杂区与该第三N+型掺杂区之间的距离是为一第二距离。该第二N+型掺杂区是配置于该第一P+型掺杂区与一第一场氧化层之间，其中该第二N+型掺杂区与该第三N+型掺杂区之间以该第一场氧化层相隔离。该第一电极是经由一第一电性导体连接该第一N+型掺杂区与该第一P+型掺杂区。该第二电极是经由一第二电性导体连接该第二P+型掺杂区与该第三N+型掺杂区。其中，藉由调整该第一距离与该第二距离，而决定静电放电装置的保持电流。
从另一观点来看，本实用新型提出一种可控制保持电流的静电放电装置，包括一P型基板、一N型嵌入层、一N型井、一P型井、一第三P+型掺杂区、一第四N+型掺杂区、一第四P+型掺杂区、一第五N+型掺杂区、一第五P+型掺杂区、一第三电极以及一第四电极。该N型嵌入层是形成于P型基板中。该N型井是形成于N型嵌入层上。该P型井是形成于该N型嵌入层上并邻接N型井。该第四N+型掺杂区与该第三P+型掺杂区是形成于该N型井中，其中该第三P+型掺杂区与该第四N+型掺杂区之间的距离为一第三距离。该第四P+型掺杂区与第五N+型掺杂区是形成于该P型井中，该第四P+型掺杂区与该第五N+型掺杂区之间的距离是为一第四距离。该第五P+型掺杂区是配置于该第五N+型掺杂区与一第四场氧化层之间，其中该第五P+型掺杂区与该第三P+型掺杂区之间是以该第四场氧化层相隔离。该第三电极是经由一第三电性导体连接该第四N+型掺杂区与该第三P+型掺杂区。该第四电极是经由一第四电性导体连接该第四P+型掺杂区与该第五N+型掺杂区。其中，藉由调整该第三距离与该第四距离，而决定静电放电装置的保持电流。
本实用新型因采用具有寄生硅控整流器(SCR)与可控制保持电流的静电放电装置，并且藉由调变P+型掺杂区与N+掺杂区之间的距离，实现此静电放电装置可调整的保持电流。因此，可以在不需改变集成电路制程的情况下，依需求决定静电放电装置的保持电流。
为让本实用新型的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
图1是绘示本实用新型的实施例中一种具有寄生硅控整流器结构的静电放电装置的剖面侧视图。
图2A-图2D是绘示本实用新型实施例中用以控制静电放电装置的触发电压与保持电流的二个距离的局部剖面侧视图。
图3是绘示本实用新型实施例说明中静电放电装置的触发电压对保持电流的特性曲线图。
图4是绘示本实用新型另一实施例中静电放电装置的剖面侧视图。
100、1100静电放电装置101N型嵌入层102P型基板104a、104b、104c、1204a、1204bN+型掺杂区106、1106N型井
202a、202b、1102a、1102b、1102cP+型掺杂区302第一电性导体304第二电性导体306介层窗插塞308焊垫310、1310场氧化层1108P型井d1第一距离d2第二距离IH保持电流VTG触发电压具体实施方式
以下将参照所附图式而详细说明本实用新型的实施范例。在下述实施例中，相同或相似的部件将以相同的元件符号表示。
下述实施例将说明本实用新型如何克服习知具有寄生硅控整流器结构的静电放电装置缺点，并同时减少集成电路的面积与制造成本。依照本实用新型的实施例，一静电放电装置是于一N型井中置放多个N+型掺杂区与多个P+型掺杂区。该多个N+型掺杂区与该多个P+型掺杂区彼此以相间方式连续排列构成一掺杂区串列。该掺杂区串列的两端是为N+型掺杂区。部分P+型掺杂区与N+型掺杂区是经由导体连接至一第一电极。此连接至该第一电极的P+型掺杂区与N+型掺杂区的一第一间距是可调整的。藉由调整该第一间距，将可调变该静电放电装置的一触发电压与一保持电流。
该静电放电装置亦在该N型井外形成多个N+型掺杂区与多个P+型掺杂区，其中此P+型掺杂区与N+型掺杂区是经由导体连接至一第二电极。此连接至该第二电极的P+型掺杂区与N+型掺杂区的一第二间距亦是为可调整的。藉由调整该第二间距，将可调变该静电放电装置的该触发电压与该保持电流。
此外，该静电放电装置可形成于一焊垫(pad)下方，并且二者之间以金属相互连接。由于该焊垫为一理想导体，从焊垫流至静电放电装置的电流可以充分分散，因此改善了该静电放电装置的效能。同时，因为该静电放电装置是形成于该焊垫下方，集成电路的面积与制造成本即可有效降低。
图1绘示本实用新型的一实施例，说明具有寄生硅控整流器(SCR)结构与可控制保持电流的静电放电(ESD)装置100的剖面侧视图。请参照图1所示，该静电放电装置100是形成于一P型基板102中，其包括一N型井106、一第一N+型掺杂区104a、一第一P+型掺杂区202a、一第二N+型掺杂区104b、一第三N+型掺杂区104c、一第二P+型掺杂区202b、以及一第一场氧化层(field oxides)310。当静电放电装置100为静电现象所触发时，相互连接的互补掺杂区(例如N+型掺杂区104a与P+型掺杂区202a)是操作于不同电压准位。
如图1所示，两个等效晶体管与两个内电阻形成静电放电装置100的等效硅控整流器(SCR)结构。其中，该第一P+型掺杂区202a、该N型井106与该P型基板102形成一等效晶体管，而该N型井106、该P型基板102与该第三N+型掺杂区104c则形成另一个等效晶体管。该第一场氧化层310是用以隔离该第二N+型掺杂区104b与该第三N+型掺杂区104c。一第一电极经由一第一电性导体302连接该第一N+型掺杂区104a与该第一P+型掺杂区202a。一第二电极是经由一第二电性导体304连接该第二P+型掺杂区202b与该第三N+型掺杂区104c。电性导体302与304可以金属材质制作。于本实施例中，该第一电极是经由一介层窗插塞(via)306电性连接至一焊垫308，并将第二电极电性连接至一电源电压端或一接地电压端(未绘示)。熟习此技艺者亦可视其需要，改将该第二电极电性连接至焊垫308，并将该第一电极电性连接至该电源电压端或该接地电压端。当静电电压增大，流经静电放电装置100的瞬间电流便藉由内电阻使相互连接的互补掺杂区104a-202a之间以及104c-202b之间引发电压差。互补掺杂区是表示不同型态的掺杂区，例如N型掺杂区与P型掺杂区。
如图2A至图2D所绘示，该第一N+型掺杂区104a与该第一P+型掺杂区202a之间的距离是为一第一距离d1，以及该第三N+型掺杂区104c与该第二P+型掺杂区202b之间的距离是为一第二距离d2。在此可以绝缘层(insulator)或仅以其主体(bulk)来界定该第一距离d1与该第二距离d2，以调变该静电放电装置100的保持电流。上述该第一N+型掺杂区104a与该第一P+型掺杂区202a之间的绝缘层可以是一第二场氧化层，而该第二P+型掺杂区202b与该第三N+型掺杂区104c之间的绝缘层可以是一第三场氧化层。
当该第一距离d1与该第二距离d2增加时，该两个内电阻的阻值将会跟着增加，因而导致该静电放电装置100的保持电流变小。相反地，当该第一距离d1与该第二距离d2缩短时，该两个内电阻的阻值将会跟着降低，因而提升静电放电装置100的保持电流。此外，该静电放电装置100的触发电压与保持电流将和该第一距离d1与该第二距离d2成反比关系。因此，可以在不需改变制程条件下，藉由调变该第一距离d1或该第二距离d2，设定该静电放电装置100的保持电流为特定值。例如，设定该第一距离d1与/或该第二距离d2为零，以扩大静电放电装置100的保持电流。此外，该静电放电装置100可以形成于该焊垫308下方，并且二者之间以金属相互连接。因为该静电放电装置100是形成于该焊垫308下方，因此亦可节省制造成本。
依照本实用新型，图2A至图2D是绘示该第一N+型掺杂区104a与该第一P+型掺杂区202a之间的该第一距离d1，以及该第三N+型掺杂区104c与该第二P+型掺杂区202b之间的该第二距离d2的部分剖面侧视图。于图2A中说明该第一距离d1与该第二距离d2均未配置场氧化层。图2B是绘示该第一距离d1配置有该第二场氧化层，而该第二距离d2则未配置场氧化层。图2C是绘示该第一距离d1未配置场氧化层，而该第二距离d2则配置有该第三场氧化层。图2D是绘示该第一距离d1与该第二距离d2各自配置了该第二场氧化层与该第三场氧化层。藉由调变该第一距离d1与该第二距离d2，以改变该静电放电装置100的保持电流。当该第一距离d1与该第二距离d2增加时，该第一N+型掺杂区104a与该第一P+型掺杂区202a之间的内部电阻以及该第三N+型掺杂区104c与该第二P+型掺杂区202b之间的内部电阻都会跟着增加。该静电放电装置100的保持电流大小将随着该第一距离d1与该第二距离d2的改变而呈反比线性变化。因此，针对不同的规格需求，而可以将该静电放电装置的保持电流设定成任意特定值，以增进闩锁免疫力。
图3是说明在不同条件下，该静电放电装置100的保持电流IH对触发电压VTG的特性曲线图。其中VTG4＞VTG3＞VTG3＞VTG1，IH4＞IH3＞IH2＞IH1，当该第一距离d1或/与该第二距离d2减少时，特性曲线的触发点将往D点移动，触发电压VTG与保持电流IH将随之升高，因而提升该静电放电装置的闩锁免疫力。反之，当该第一距离d1或/与第二距离d2增加时，特性曲线的触发点将往A点移动，触发电压VTG与保持电流IH将随之下降，因而降低该静电放电装置的闩锁免疫力。由触发点A、B、C、D呈线性关系可知，经由本实用新型调整该第一距离d1与该第二距离d2，保持电流IH可线性设定成任意特定值。亦即，当该第一距离d1与该第二距离d2减少时，该静电放电装置100的触发电压VTG将会提升，使得该静电放电装置100的保持电流IH更高。因此，可在不需调整制程条件情况下，增加该静电放电装置100的闩锁免疫力。
图4是依照本实用新型另一实施例绘示一静电放电装置1100的剖面侧视图。该静电放电装置1100是该静电放电装置100的互补结构，其表示本实用新型具有可控制保持电流特性的静电放电装置亦可以互补制程制造。
在该静电放电装置1100中，具有形成于一P型基板102中的一N型嵌入层101、形成于该N型嵌入层101上的一N型井1106与一P型井1108。该P型井1108可以藉由P型离子掺杂形成，或是直接以该P型基板102中由该N型嵌入层101与该N型井1106包围的几何区域形成。
图4的该静电放电装置1100与图1的该静电放电装置100是呈互补结构，因此两者的等效晶体管极性便恰好相反。其中，一第三P+型掺杂区1102c、该N型井1106、该P型井1108与一第五N+型掺杂区1204a形成等效硅控整流器。一第三电极是经由一第三电性导体连接该第三P+型掺杂区1102c与一第四N+型掺杂区1204b。一第四电极是经由一第四电性导体连接一第五N+型掺杂区1204a与一第四P+型掺杂区1102a。于本实施例中，该第四电极经由一介层窗插塞306连接至一焊垫308，一第四场氧化层1310是用以隔离该第五P+型掺杂区1102b与该第三P+型掺杂区1102c。
于该静电放电装置1100中，该第三P+型掺杂区1102c与该第四N+型掺杂区1204b之间的距离为一第三距离，而该第五N+型掺杂区1204a与该第四P+型掺杂区1102a之间的距离为一第四距离。与前一实施例相似，在此亦可以分别配置(或不配置)一第五场氧化层与第六场氧化层用以界定该第三距离与该第四距离。因此，亦可在不需要改变制程条件下，藉由调变该第三距离或该第四距离，将该静电放电装置1100的保持电流设定为特定值。例如，设定该第三距离与/或该第四距离为零，以扩大静电放电装置1100的保持电流。此外，静电放电装置1100亦可以形成于焊垫308下方，并且二者之间以金属相互连接。因为静电放电装置1100形成于焊垫308下方，因此亦可节省制造成本。
虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型，任何熟习此技艺者，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，因此本实用新型的保护范围当视后附的申请专利范围所界定者为准。
权利要求1.一种可控制保持电流的静电放电装置，其特征在于其包括一P型基板；一N型井，形成于该P型基板中；一第一N+型掺杂区，是形成于该N型井中；一第一P+型掺杂区，是形成于该N型井中，该第一P+型掺杂区与该第一N+型掺杂区之间的距离是为一第一距离；一第二N+型掺杂区，是形成于该第一P+型掺杂区以及一第一场氧化层之间；一第三N+型掺杂区，形成于该P型基板中以及该N型井外，其中该第三N+型掺杂区与该N型井不相接触，其中该第三N+型掺杂区是由该第一场氧化层与该第二N+型掺杂区相隔离；一第二P+型掺杂区，是形成于该P型基板中以及该N型井外，其中该第二P+型掺杂区与该N型井不相接触，并且该第二P+型掺杂区与该第三N+型掺杂区之间的距离为一第二距离，其中藉由调整该第一距离与该第二距离，而决定该静电放电装置的一保持电流；一第一电极，其经由一第一电性导体连接该第一P+型掺杂区与该第一N+型掺杂区；以及一第二电极，其经由一第二电性导体连接该第三N+型掺杂区与该第二P+型掺杂区。
2.根据权利要求1所述的静电放电装置，其特征在于其中所述的第一P+型掺杂区与该第一N+型掺杂区之间是以一第二场氧化层相隔离。
3.根据权利要求1所述的静电放电装置，其特征在于其中所述的静电放电装置的该保持电流与该第一距离成反比关系。
4.根据权利要求3所述的静电放电装置，其特征在于其中设定该第一距离为零，以扩大该保持电流。
5.根据权利要求1所述的静电放电装置，其特征在于其中所述的第二P+型掺杂区与该第三N+型掺杂区之间是以一第三场氧化层相隔离。
6.根据权利要求1所述的静电放电装置，其特征在于其中所述的静电放电装置的该保持电流与该第二距离成反比关系。
7.根据权利要求6所述的静电放电装置，其特征在于其中设定该第二距离为零，以扩大该保持电流。
8.根据权利要求1所述的静电放电装置，其特征在于其中所述的第一电性导体与该第二电性导体是为金属。
9.根据权利要求1所述的静电放电装置，其特征在于其中所述的第一P+型掺杂区与该第二N+型掺杂区二者相邻接。
10.根据权利要求1所述的静电放电装置，其特征在于其中所述的第一电极与该第二电极二者之一电性连接至一焊垫，并且二者的另一个电性连接至一电源电压端或一接地电压端。
11.根据权利要求10所述的静电放电装置，其特征在于其是配置于该焊垫下方。
12.一种可控制保持电流的静电放电装置，其特征在于其包括一P型基板；一N型嵌入层，是形成于该P型基板中；一N型井，是形成于该N型嵌入层上；一P型井，是形成于该N型嵌入层上并邻接该N型井；一第三P+型掺杂区，是形成于该N型井中；一第四N+型掺杂区，是形成于该N型井中，其中该第三P+型掺杂区与该第四N+型掺杂区之间的距离为一第三距离；一第五N+型掺杂区，是形成于该P型井中；一第四P+型掺杂区，是形成于该P型井中，其中该第四P+型掺杂区与该第五N+型掺杂区之间的距离为一第四距离，其中藉由调整该第三距离与该第四距离，而决定该静电放电装置的一保持电流；一第五P+型掺杂区，是形成于该第五N+型掺杂区与一第四场氧化层之间，其中该第五P+型掺杂区与该第三P+型掺杂区之间以该第四场氧化层相隔离；一第三电极，其经由一第三电性导体连接该第四N+型掺杂区与该第三P+型掺杂区；以及一第四电极，其经由一第四电性导体连接该第四P+型掺杂区与该第五N+型掺杂区。
13.根据权利要求12所述的静电放电装置，其特征在于其中所述的第三P+型掺杂区与该第四N+型掺杂区之间以一第五场氧化层相隔离。
14.根据权利要求12所述的静电放电装置，其特征在于其中所述的静电放电装置的该保持电流与该第三距离成反比关系。
15.根据权利要求14所述的静电放电装置，其特征在于其中设定该第三距离为零，以扩大该保持电流。
16.根据权利要求12所述的静电放电装置，其特征在于其中所述的第四P+型掺杂区与该第五N+型掺杂区之间以一第六场氧化层相隔离。
17.根据权利要求12所述的静电放电装置，其特征在于其中所述的静电放电装置的该保持电流与该第四距离成反比关系。
18.根据权利要求17所述的静电放电装置，其特征在于其中设定该第四距离为零，以扩大该保持电流。
19.根据权利要求12所述的静电放电装置，其特征在于其中所述的第三电性导体与该第四电性导体是为金属。
20.根据权利要求12所述的静电放电装置，其特征在于其中所述的第五N+型掺杂区与该第五P+型掺杂区相邻接。
21.根据权利要求12所述的静电放电装置，其特征在于其中所述的第三电极与该第四电极二者之一电性连接至一焊垫，并且二者的另一个电性连接至一电源电压端或一接地电压端。
22.根据权利要求21所述的静电放电装置，其特征在于其是配置于该焊垫下方。
23.根据权利要求12所述的静电放电装置，其特征在于其中所述的P型井是以P型离子掺杂形成，或直接以该P型基板中由该N型嵌入层与该N型井包围的几何区域形成。
专利摘要一种具有寄生硅控整流器(SCR)结构与可控制保持电流的静电放电(ESD)装置。一第一N+型掺杂区与一第一P+型掺杂区之间的距离是为一第一距离。一第二P+型掺杂区与一第三N+型掺杂区之间的距离是为一第二距离。藉由调整该第一距离与该第二距离，可将该静电放电装置的一保持电流设定为特定值。该静电放电装置的该保持电流是与该第一距离、该第二距离成反比关系。
文档编号H01L23/58GK2831438SQ20052011489
公开日2006年10月25日 申请日期2005年7月27日 优先权日2005年7月27日
发明者黄志丰, 杨大勇, 林振宇, 简铎欣 申请人:崇贸科技股份有限公司