专利名称：预估具高介电栅极介电层的金绝半场效晶体管寿命的方法
技术领域：
本发明是有关于一种半导体元件的制造方法，特别是有关于预估一种具有高介电常数介电层的半导体元件，因热载流子效应(hot carrier effect)所导致元件退化及其寿命的方法。
背景技术：
随着金属-绝缘-半导体场效晶体管(MISFET)元件的结构的尺寸降低，栅极介电层的厚度亦随之下降。此趋势是因整体元件微缩趋势的要求所致。例如，随着栅极宽度缩减，元件其他部分的尺度亦随之下降，以维持适当的尺寸维度以及元件的运作。另一个致使元件维度微缩趋势的因素是将栅极氧化层的厚度降低以提升晶体管的漏极电流。晶体管的漏极电流正比于晶体管沟道区域于外加偏压时所诱发的电荷总量。而晶体管沟道区域于栅极介电层处电压降低所诱发的电荷总量是决定于栅极介电层的介电能力。
为能达到高介电能力，因此引用高介电常数(k)的材料于半导体元件中，例如大于氧化硅的介电材料，其k值大约为3.9。高介电常数(high-k)的材料，例如大于或等于20，可由过渡金属元素的氧化物获得。上述高介电常数材料能使相对厚的介电层仍具有高的介电能力。
然而，即使采用高介电常数介电层的半导体元件，其性能仍存在有许多问题。例如，未达到高速所需的电场增加会导致热载流子注入(hot carrier injection)或捕捉生成(trap generation)等效应，而影响元件效能。电荷捕捉影响了次起始斜率(subthreshold slope)及起始电压(threshold voltage，Vt)。高电荷捕捉密度亦会造成Frenkel-Poole穿隧漏电流，以及导致偏压随温度的不稳定。就现今半导体制造而言，为了不断寻求元件性能改善，热载流子注入效应造成元件的损伤是远期可靠度最关切的议题之一。
至今，最受瞩目的高介电常数材料为铪-系氧化物。不同于传统的SiO2主要键结为共价键，铪-系氧化物的主要键结为离子键，因而有不同的物理机制主导元件的失效。有鉴于此，传统方法的偏压加速退化实验(accelerated stressing experiment)所推得的预估元件寿命，也变的不可靠。例如，传统量测方法所采用的参数包括环形震荡速率(ring oscillator speed)、起始电压(Vt)、线性互导(transconductance，Gm，lin)、饱和互导(transconductance，Gm，sat)、线性漏极电流(IDLIN)、以及饱和漏极电流(IDSAT)，往往会造成不一致的结果。于许多情况下，传统的预估方法过度估算元件的寿命多达好几个数量级。
基于上述的现有技术背景，业界急需一种精确量测及估算热载流子注入退化效应及其影响元件寿命关系的方法。
发明内容
有鉴于此，本发明的目的在于提供一种精确估算及量测受热载流子注入退化效应影响的具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管(MISFET)元件的运作寿命的方法。
根据上述目的，本发明提供一种预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管(MISFET)元件的运作寿命的方法，包括施加一偏压于一MIS FET元件的栅极上；维持一MISFET元件的漏极电压等于或小于该偏压；由该偏压导致MISFET电性参数提前偏移所需的累积时间，量测元件的寿命；推导出该偏压与该元件的寿命之间的一函数关系；将MISFET的操作电压代入该函数关系，由此外插估算出MISFET元件于操作电压的运作寿命。
其中，所述“提前偏移”的意义是指晶体管电性参数发生提前偏移标准值的时间，为一现象，并非处理手段。
本发明所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管(MISFET)元件的运作寿命的方法，其中该漏极电压等于该偏压。
本发明所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管(MISFET)元件的运作寿命的方法，其中该偏压为一正电压。
本发明所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管(MISFET)元件的运作寿命的方法，其中推导出该偏压与该元件的寿命之间的函数关系包括绘制该偏压与元件寿命的对数关系图。
本发明所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管(MISFET)元件的运作寿命的方法，其中推导出该偏压与该元件的寿命之间的函数关系包括绘制含一x-轴与一y-轴的关系图，其中该y-轴包括以元件寿命的对数表示且该x-轴包括以正栅极偏压表示。
本发明所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管(MISFET)元件的运作寿命的方法，其中该高介电常数栅极介电层的介电常数实质上大于7。
本发明所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管(MISFET)元件的运作寿命的方法，其中该高介电常数栅极介电层包括含铪系介电材料。
本发明所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管(MISFET)元件的运作寿命的方法，其中该高介电常数栅极介电层包括含铝系介电材料。
本发明所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管(MISFET)元件的运作寿命的方法，其中该高介电常数栅极介电层包括纳米晶体(nano-crystal)材料。
本发明所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管(MISFET)元件的运作寿命的方法，其中该MISFET电性参数提前偏移包括起始电压(VT)的偏移。
本发明所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管(MISFET)元件的运作寿命的方法，其中该MISFET电性参数提前偏移包括线性漏极电流(IDLIN)的偏移。
本发明所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管(MISFET)元件的运作寿命的方法，其中该MISFET电性参数提前偏移包括饱和漏极电流(IDsAT)的偏移。
本发明所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管(MISFET)元件的运作寿命的方法，更包括于施加偏压时提升MISFET元件至温度范围大抵85℃至125℃之间。
根据上述目的，本发明提供一种预估集成电路寿命的方法，包括施以一加速偏压量测，该加速偏压量测包括施加一正偏压于一NMOS的栅极上，其中该NMOS的栅极包括具高介电常数的介电层；同时设定一NMOS的漏极偏压等于或小于该偏压；量测一加速退化的元件寿命，其中加速退化的元件寿命是该正偏压所导致一集成电路参数发生提早偏移的时间；推导出该正偏压与该加速退化的元件寿命之间的一函数关系；将元件的操作电压代入该函数关系，并由数值外插法估算出一对应的时间，其中该对应的时间提供该集成电路于正常操作电压条件下的预估寿命。
本发明所述预估具高介电栅极介电层的金绝半场效晶体管寿命的方法，利用绘制加速元件退化寿命与栅极电压VG的对数函数关系图，并以外插法预估相对于该操作电压的预估元件寿命。该预估方法能精确地估算出受热载流子注入退化效应影响的具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管(MISFET)元件的运作寿命的方法。
图1是显示本发明实施例的一种预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管元件的运作寿命的方法的流程图；图2是显示外加栅极电压与加速元件退化寿命的对数关系图；图3是显示以传统方法预估半导体元件漏极电压与加速元件退化寿命的关系图；图4是显示一NMOS元件的漏极饱和电流(Idsat)退化与施加偏压时间的关系图，用于比较高介电常数的HfSiON介电层与非高介电常数的SiON介电层；图5a与图5b是显示说明高介电常数的介电层的元件具有不同的热载流子注入(HCI)退化机构；图6是显示栅极偏压VG对HCI退化效应的影响更甚于漏极偏压VD对HCI退化效应的影响。
具体实施例方式
以下配合图式以及较佳实施例，以更详细地说明本发明。
本发明实施例是利用偏压加速退化实验施于一N-型金属氧化物半导体元件(NMOS)，以量测其受到热载流子注入(hot carrierinjection、HCI)效应的影响。通过施加一偏压于栅极端与漏极端上，该偏压的大小足以使该NMOS元件诱发正偏压温度不稳定性(positive bias temperature instability)退化效应，由此得以精确地量测及估算热载流子注入退化效应及其影响元件寿命的关系。虽然本发明实施例以NMOS元件的量测预估方法为实施例，举例说明本发明，然而并非用以限定本发明的精神与范围，其他半导体元件与集成电路皆可利用本发明实施例所列举的方法。
图1是显示本发明实施例的一种预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管元件的运作寿命的方法的流程图。根据本发明的较佳实施例，高介电常数介电层是由HfSiON栅极介电材料所构成。然而，其他高介电常数材料亦适用于本发明，例如适用的介电材料包括铪-系氧化物、铝-系氧化物、或其他介电常数大于7的材料。又或者是，传统的非高介电常数材料，包括SiOx或SiON皆适用于本发明实施例的集成电路元件。
请参阅图1，本发明实施例的预测方法包括步骤110，选择适用的检测高介电常数MISFET集成电路元件的HCI退化的参数。于本实施例中，高介电常数MI SFET集成电路元件包括HfSiON栅极介电层的互补型金属氧化物半导体(CMOS)元件。该CMOS的制程包括形成一多晶硅(poly-Si)栅极、形成一源极/漏极(S/D)离子注入区域、进行S/D区域活化退火，及形成钴金属硅化物。S/D区域活化退火是高温退火制程以活化S/D区域中的离子，其温度大约在1100℃。
本发明实施例所提供的预估方法，以量测半导体元件受到HCI效应而加速老化的寿命为必要步骤，尤其适用于元件于交流驱动(AC switching)条件下的元件寿命预估。
再请参阅图1，步骤110是选择所欲量测的电性参数，包括环形震荡速率(ring oscillator speed)、起始电压(Vt)、线性互导(transconductance，Gm，lin)、饱和互导(transconductance，Gm，sat)、线性漏极电流(IDLIN)、以及饱和漏极电流(IDSAT)。上述参数的选用是决定于偏压加速退化测试，以及于每次施加偏压周期之后量测。
于偏压加速退化测试后元件的寿命预估可定义元件于退化前在选用的电性参数条件下所承受的施加偏压时间。根据本发明的较佳实施例，上述元件于偏压加速退化测试后的寿命是定义为于10％环形震荡速率(ring oscillator speed)、20mV起始电压(Vt)变化、10％线性互导(transconductance，Gm，lin)、10％饱和互导(transconductance，Gm，sat)、10％线性漏极电流(IDLIN)、以及10％饱和漏极电流(IDSAT)变化所承受的施加偏压时间。因此，于图1中的步骤110可包括选用起始电压(Vt)为量测电性参数，以及选用20mV偏移作为元件失效的条件。
再请参阅图1，步骤113包括设定一偏压，其中该偏压为正栅极偏压，例如VG＞0，较佳为VG大于元件的操作电压。例如，以1.2V的元件(即操作电压为1.2V)而言，适用的偏压条件为1.2＜VG＜3V。步骤113更包括选定施加偏压于MISFET元件的特定的一偏压时间。
于步骤115中，施加一偏压VG于该MISFET元件中的NMOS栅极于特定的一偏压时间。根据本发明的较佳实施例，步骤115更包括施加一NMOS漏极偏压VD，其中VD＝VG，致使发生最大的热载流子注入(HCI)退化效应。根据以上所定的偏压加速退化测试条件，相较传统的预测具高介电常数材料元件的寿命的方法，本发明能更准确预测MISFET的寿命。
在以VD＝VG＞0条件偏压加速退化测试MISFET元件于特定的偏压时间之后。于步骤118中，可测得至少一元件参数，例如Gm，lin、Gm，sat、IDLIN、IDSAT、以及Vt。于步骤118中，累积的偏压时间即等于电流偏压状态下所累计的偏压时间总合。步骤118更包括决定上述元件参数是否处于元件退化发生的转折点，即预选退化值。若未观察到足够的退化现象，则进行步骤119。
步骤119包括两个选项。其一为该MISFET元件由量测平台，如步骤118所示，移至施加偏压平台，如步骤115所示。另一为步骤119包括决定在可预期的时间内，是否能观察到MISFET元件足够的退化现象。例如，在进行一回施加偏压/量测程序(步骤115及118)之后，并未观测到退化现象，则于步骤119增加施加偏压时间，例如，增加2倍的施加偏压时间。
若于步骤118中观测到MISFET元件参数处于元件退化发生的转折点时，则进行步骤120。步骤120包括设定加速元件寿命等于累积加偏压的时间。接着，进行步骤121，包括搜集至少一笔加速元件寿命与施加偏压的数据库。步骤121亦包括确认上述加速元件寿命与施加偏压的数据是否构成一加速元件寿命与施加偏压的关系图，亦即具有两笔以上的数据，较佳为具有2至5笔以上的数据。或者是，步骤121更包括使用传统的数据处理方法，例如回归分析法(regression analysis)，以决定上述的数据库中的数据是否足以精确地预测元件寿命。
若仍需要更多的数据，则进行步骤123以选用另一偏压，偏压时间归零，重复施加偏压/量测步骤(115、118、119)于另一MISFET元件，直至元件失效发生。
就本发明的实施范例而言，至少量测五种不同偏压与加速元件寿命量测。
再请参阅图1，在获得至少两种不同栅极偏压与加速元件退化寿命数据之后，数值处理分析而得到如图2所示的关系图。如步骤125所示，绘制外加栅极电压与加速元件退化寿命的对数关系图。然而，在得到图2的关系之后，以外插法向外延伸以获得正常操作条件下的元件寿命预测，如步骤130所示。关于图1中步骤130详细说明如下。
图2是显示外加栅极电压与加速元件退化寿命的对数关系图。在图2中，加速元件退化寿命简称为HC Lifetime(s)。不同于传统的量测方法以HC Lifetime对1/VD绘制关系图，本发明的较佳实施例以HC Lifetime对VG的函数关系绘图。再者，本发明的实施例可于温度125℃条件下施加偏压测试，较佳的范围约为85℃至125℃或高于室温。
就本发明的实施范例而言，选用施加偏压的元件包括例如1.2V的NMOS元件。易言之，于正常的操作条件下包括VD＝1.2V，如图2中位于1.2V处的垂直虚线所示。于上述操作条件之下，利用外插法预估元件的寿命。于本实施范例的预估元件寿命的结果为8年。
再请参阅图2，本发明包括绘制加速元件退化寿命与栅极电压VG的对数函数关系图，输入一操作电压，然后以外插法预估相对于该操作电压的预估元件寿命。于本发明的另一实施例中，包括一以x-轴与y-轴表示的曲线图，其中该y-轴包括以元件寿命的对数表示且该x-轴包括以正栅极偏压表示，输入一操作电压，然后以外插法预估相对于该操作电压的预估元件寿命。本发明的又一实施例包括绘制其他形式关系图，其能简易且精确地以外插法预估相对于该操作电压的预估元件寿命。本发明实施例另包括绘图法及传统的数值分析法，如内插法亦能达到相同的功能。
图3是显示以传统方法预估半导体元件漏极电压与加速元件退化寿命的关系图。相较于图2的结果，可轻易判别本发明实施例结果优于传统方法结果的对照。如现有技术所周知，传统方法是以加速元件退化寿命与漏极偏压关系图表示。对于一既定的漏极偏压，其选择在于使退化元件寿命达极大化。对极薄的栅极氧化层和短沟道元件而言，于栅极偏压等于漏极电压时，即VD＝VG＞0，元件退化效应达到最大。但如图3所示，当一具高介电常数栅极介电层的NMOS元件以传统方法量测其特性时，所预估错误的元件寿命可达10,000年。图3的量测条件是于VD＝VG条件所量测的结果，其结果亦适用极薄的栅极氧化层(＜20)和短沟道(＜0.13μm)NMOS。
为了进一步证明传统方法在预估具高介电常数栅极介电层的NMOS元件寿命的失败，本发明实施例特提出以下几个测试说明陷捕形成(trap formation)。图4是显示一NMOS元件的漏极饱和电流(Idsat)退化与施加偏压时间的关系图，用于比较高介电常数的HfSiON介电层与非高介电常数的SiON介电层。于图4中，漏极饱和电流(Idsat)退化与施加偏压时间的关系的斜率不同，意味着其间发生不同的退化机构。因此，于高介电常数的介电层与非高介电常数的介电层的元件中，存在着不同的热载流子注入(HCI)退化机构正说明了何以传统方法无法精确地预估具高介电常数栅极介电层的NMOS元件寿命。
图5a与图5b是显示说明高介电常数的介电层的元件具有不同的热载流子注入(HCI)退化机构。请参阅图5a，就非高介电常数的介电层的元件而言，热载流子注入(HCI)退化现象是发生在氧化层介面处，如氧化层介面态(Nit)210所示。然而，请参阅图5b，就高介电常数的介电层(例如HfSiON)的元件而言，陷捕的电荷(trapped chargees，Qot)220提供了主导热载流子注入(HCI)退化机构的因素。更有甚者，于HCI施加偏压测试时，所施加的漏极偏压VD会致使在靠近漏极处有更多的热载流子注入，因而会发生更多的电子陷捕。因此，于图5a与图5b中，因二者皆施加了漏极偏压VD，皆会发生局部损伤于靠近漏极电极处。
基于上述所述的HCI退化机构的不同，本发明更进一步提出漏极饱和电流(Idast)退化对VG与VD偏压敏感度的关系。图6是显示栅极偏压VG对HCI退化效应的影响更甚于漏极偏压VD对HCI退化效应的影响。因此，电子陷捕的机构主要由栅极偏压VG所主导。
上述实施例结果亦显示对于具高介电常数的元件而言，正偏压温度不稳定性(positive bias temperature instability，PBTI)，亦即仅施加栅极偏压VG，VD＝0，同样具有电子陷捕的机构主要由栅极偏压VG所主导。因此，HCI与PBTI皆具有相类似的元件寿命与栅极偏压VG的对数关系。
有鉴于此，根据本发明的一较佳实施例，以HCI退化效应对NMOS元件寿命的预估可更精确的由绘制元件加速退化寿命与栅极偏压的关系测得，而非由其与漏极偏压的关系。本发明实施例所述的方法其结果已如图1及图2所示，相较于传统的方法，本发明更精确至少3个数量级(亦即至少1000倍)。
综上所述，虽然本发明实施例以高介电常数材料HfSiON为例说明本发明，然而并非用以限定本发明，其他高介电常数实质上大于7的介电材料，包括Ta2O5、TiO2、Al2O3、ZrO2、HfO2、Y2O3、L2O3、以及其他铝化合物或硅化物，皆可适用于本发明的实施例中。上述具高介电常数的介电材料亦包括单层的金属氧化物材料或多层的由两层以上金属氧化物所构成。其他适合的高介电常数材料包括氮化硅(silicon nitride)、氮氧化硅铪(hafnium siliconoxynitride)、氧化镧(lanthanum oxide)、及其他现有的高介电常数材料。其他适合的高介电常数材料另包括铪-系材料、铝-系材料、及上述材料组合的多层结构。其他适合的高介电常数材料又包括氮氧化物、含氧介电材料、含氮介电材料、及上述材料组合的多层结构。其他适合的高介电常数材料再包括HfO2、HfSiOx、HfAlOx、锆的氧化物例如ZrO2、铝的氧化物例如Al2O3、钛的氧化物例如TiO2、钽的氧化物例如Ta2O5、镧的氧化物例如La2O3、钛酸锶钡例如(Ba，Sr)TiO3、钛酸铅例如PbTiO3、及其他类似结构的化合物例如BaTiO3、SrTiO3、PbZrO3、PST、PZN、PZT、PMN、金属氧化物、金属硅酸盐、金属氮化物、及上述材料组合的单层或多层结构。其他适合的高介电常数材料还包括含有Si、Ge、C、B、O、Al、Ti、La、Ce、Bi、W、或Zr等元素非晶质(amorphous)或纳米晶体(nanocrystal)结构。
本发明的特征与效果在于利用绘制加速元件退化寿命与栅极电压VG的对数函数关系图，并以外插法预估相对于该操作电压的预估元件寿命。该预估方法能精确地估算出受热载流子注入退化效应影响的具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管(MISFET)元件的运作寿命的方法。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下110-130预估元件寿命量测步骤210氧化层介面态(Nit)220陷捕的电荷(trapped chargees，Qot)
权利要求
1.一种预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管元件的运作寿命的方法，其特征在于，该预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管元件的运作寿命的方法包括施加一偏压于一金属-绝缘-半导体场效晶体管元件的栅极上；维持一金属-绝缘-半导体场效晶体管元件的漏极电压等于或小于该偏压；由该偏压导致金属-绝缘-半导体场效晶体管电性参数提前偏移所需的累积时间，量测元件的寿命；推导出该偏压与该元件的寿命之间的一函数关系；将金属-绝缘-半导体场效晶体管的操作电压代入该函数关系，由此外插估算出金属-绝缘-半导体场效晶体管元件于操作电压的运作寿命。
2.根据权利要求1所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管元件的运作寿命的方法，其特征在于，该漏极电压等于该偏压。
3.根据权利要求1所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管元件的运作寿命的方法，其特征在于，该偏压为一正电压。
4.根据权利要求1所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管元件的运作寿命的方法，其特征在于，推导出该偏压与该元件的寿命之间的函数关系包括绘制该偏压与元件寿命的对数关系图。
5.根据权利要求1所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管元件的运作寿命的方法，其特征在于，推导出该偏压与该元件的寿命之间的函数关系包括绘制含一x-轴与一y-轴的关系图，其中该y-轴包括以元件寿命的对数表示且该x-轴包括以正栅极偏压表示。
6.根据权利要求1所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管元件的运作寿命的方法，其特征在于，该高介电常数栅极介电层的介电常数实质上大于7。
7.根据权利要求1所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管元件的运作寿命的方法，其特征在于，该高介电常数栅极介电层包括含铪系介电材料。
8.根据权利要求1所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管元件的运作寿命的方法，其特征在于，该高介电常数栅极介电层包括含铝系介电材料。
9.根据权利要求1所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管元件的运作寿命的方法，其特征在于，该高介电常数栅极介电层包括纳米晶体材料。
10.根据权利要求1所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管元件的运作寿命的方法，其特征在于，该金属-绝缘-半导体场效晶体管电性参数提前偏移包括起始电压的偏移。
11.根据权利要求1所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管元件的运作寿命的方法，其特征在于，该金属-绝缘-半导体场效晶体管电性参数提前偏移包括线性漏极电流的偏移。
12.根据权利要求1所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管元件的运作寿命的方法，其特征在于，该金属-绝缘-半导体场效晶体管电性参数提前偏移包括饱和漏极电流的偏移。
13.根据权利要求1所述的预估具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管元件的运作寿命的方法，其特征在于，更包括于施加偏压时提升金属-绝缘-半导体场效晶体管元件至温度范围85℃至125℃之间。
全文摘要
本发明提供一种预估具高介电栅极介电层的金绝半场效晶体管寿命的方法。上述预估方法包括施加一偏压于一金属－绝缘－半导体场效晶体管元件的栅极上。维持一金属－绝缘－半导体场效晶体管元件的漏极电压等于或小于该偏压。由偏压导致金属－绝缘－半导体场效晶体管电性参数提前偏移所需的累积时间，量测元件的寿命。推导出该偏压与该元件的寿命之间的一函数关系。并将金属－绝缘－半导体场效晶体管的操作电压代入该函数关系，由此外插估算出金属－绝缘－半导体场效晶体管元件于操作电压的运作寿命。本发明提供了能精确地估算出具有高介电常数栅极介电层的金属－绝缘－半导体场效晶体管元件的运作寿命的方法。
文档编号H01L21/66GK1811478SQ20061000064
公开日2006年8月2日 申请日期2006年1月10日 优先权日2005年1月10日
发明者蔡庆威, 王志豪, 季明华 申请人:台湾积体电路制造股份有限公司