专利名称：一种高击穿电压绝缘体上硅器件结构及其制备方法
技术领域：
本发明涉及半导体器件及制备技术领域，尤其涉及一种高击穿电压绝缘体上硅(Silicon-On-Insulator， SOI)器件结构及其制备方法。
技术背景如图1所示，图1为现有技术中SOI结构的示意图，该SOI结构包括 顶层硅膜(1)、氧化物埋层(2)和硅衬底(3)。其中，在顶层硅膜(1) 中可以形成有源器件，为有源器件区。氧化物埋层(2)用于将硅衬底(3) 和顶层硅膜(1)电学隔离。SOI器件相对于体硅器件而言，由于埋氧层的引入，可以减小结电容 和漏电流，提高开关速度，降低功耗，实现高速、低功耗运行，所以在半 导体器件及制备技术领域中SOI器件具有广泛的应用。最初SOI器件主要应用于空间领域，现在更多的目光则逐渐集中到高 速、低压、低功耗的商用领域。然而，由于在SOI浮体器件中存在浮体效 应和在体接触器件中存在体电阻过大的问题，使得SOI器件的击穿电压较 低。因此，提高SOI器件的击穿电压是非常有必要的。在部分耗尽SOI器件中，通常进行两次沟道杂质注入。第一次为低能 量和低剂量的沟道杂质注入，用于调节前栅沟道阈值电压；第二次为高能 量和高剂量的沟道杂质注入，用于控制背栅沟道阈值电压，从而抑制背栅 沟道漏电问题。通常情况下，背栅沟道杂质浓度通常比前栅沟道杂质浓度高出一个数 量级以上。然而，高浓度的背栅沟道杂质使得SOI器件的击穿电压进一步 大幅度降低。因此，如何有效提高SOI器件的击穿电压，同时不明显增大SOI器件 背栅沟道漏电流，保持SOI器件良好的背栅特性，是目前急需解决的重要问题
发明内容
(一) 要解决的技术问题有鉴于此，本发明的一个目的在于提供一种高击穿电压SOI器件结 构，以提高SOI器件的击穿电压，同时不明显增大SOI器件背栅沟道漏电 流，保持SOI器件良好的背栅特性。本发明的另一个目的在于提供一种高击穿电压SOI器件结构的制备 方法，以提高SOI器件的击穿电压，同时不明显增大SOI器件背栅沟道漏 电流，保持SOI器件良好的背栅特性。(二) 技术方案为达到上述目的，本发明的技术方案是这样实现的一种高击穿电压绝缘体上硅SOI器件结构，该SOI器件结构包括:SOI 衬底(3)，埋氧层(2)，形成在SOI顶层硅膜(1)内的晶体管，所述晶 体管包括栅电极(30)，栅氧化层(31)，漏电极(10)，源电极(50)背 栅沟道(60)，以及位于漏电极(10)与源电极(50)之间且位于背栅沟 道(60)两侧的体区(53)。所述体区(53)在位于源电极(50)与背栅沟道(60)之间区域杂质 的浓度高于位于漏电极(10)与背栅沟道(60)之间区域杂质的浓度。所述SOI器件结构为浮体结构，或为体接触结构，所述体接触结构采 用T型栅或H型栅。一种高击穿电压SOI器件结构的制备方法，该方法包括釆用标准的 缘体上硅互补金属一氧化物一半导体SOI CMOS流片工艺，在预栅氧、光 刻工艺步骤后，在漏电极(10)与背栅沟道(60)之间区域之上增加版图 (40)，阻挡杂质注入漏电极(10)与背栅沟道(60)之间区域，并釆用 分步注入法对SOI器件沟道进行杂质注入，生成高击穿电压的SOI器件结 构。所述分步注入法是先进行低浓度的浅注入，再进行高浓度的深注入。 所述高浓度深注入的注入峰值深度位于背栅沟道，所述低浓度浅注入 的注入峰值深度位于前栅沟道。对于NMOS器件，所述低浓度浅注入注入的为BF2离子，所述高浓度
深注入注入的为B离子。对于PMOS器件，所述低浓度浅注入和高浓度深注入注入的均为P 离子。在采用分步注入法对SOI器件沟道进行杂质注入时，该方法进一步包 括采用台面隔离MESA，浅槽隔离STI或局部硅氧化隔离LOCOS隔离 技术，电学隔离SOI器件的不同体区。当采用STI或LOCOS隔离技术时， 所述SOI器件的氧化物埋层与场氧相接触。(三)有益效果 从上述技术方案可以看出，本发明具有以下有益效果1、 利用本发明，在制备SOI器件结构的过程中，通过在漏电极(10) 与背栅沟道(60)之间区域之上增加版图(40)，阻挡杂质注入漏电极(10) 与背栅沟道(60)之间区域，并采用分步注入法对SOI器件沟道进行杂质 注入，生成了高击穿电压的SOI器件结构，有效地提高了 SOI器件的击穿 电压，同时不明显增大SOI器件背栅沟道漏电流，保持SOI器件良好的背 栅特性。2、 利用本发明，由于该高击穿电压SOI器件结构的制备工艺与通常 互补金属一氧化物一半导体(CMOS)工艺兼容，所以本发明非常适用于 商业化生产，进而非常有利于本发明的推广和应用。3、 本发明提供的高击穿电压SOI器件结构，由于具有很高的的击穿 电压，同时SOI器件背栅沟道漏电流并不明显增大，保持了SOI器件良好 的背栅特性，所以该SOI器件结构适用于低压、低功耗、高速和高可靠性 集成电路领域的应用，为低压、低功耗、高速和高可靠性集成电路领域提 供了性能优良的高击穿电压SOI器件结构。
图1为现有技术中SOI结构的示意图； 图2为本发明提供的高击穿电压SOI器件结构的俯视图； 图3为本发明提供的高击穿电压SOI器件结构沿图2中AA'纵剖面的 示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实 施例，并参照附图，对本发明进一步详细说明。本发明在制备高击穿电压SOI器件结构时，需要采用如图1所示的 SOI结构。该SOI结构可以为市场上出售的一般SOI结构，也可以采用常 规氧离子注入隔离(SIMOX)工艺或其他常规工艺来制作SOI结构。这里，所述其他常规工艺可以为热键合合切割工艺。如图3所示，图3为本发明提供的高击穿电压SOI器件结构，该SOI 器件结构包括SOI衬底(3)，埋氧层(2)，形成在SOI顶层硅膜(1) 内的晶体管，所述晶体管包括栅电极(30)，栅氧化层(31)，漏电极(IO)， 源电极(50)背栅沟道(60)，以及位于漏电极(10)与源电极(50)之 间且位于背栅沟道(60)两侧的体区(53)。所述体区(53)在位于源电极(50)与背栅沟道(60)之间区域杂质 的浓度高于位于漏电极(10)与背栅沟道(60)之间区域杂质的浓度。所述SOI器件结构可以为浮体结构或体接触结构，所述体接触结构采 用T型栅或H型栅。另外，漏电极(10)与源电极(50)所处的位置不能互换，在SOI器 件结构的各组成部分之间应有必要的电学隔离。如图2所示，图2为本发明提供的高击穿电压SOI器件结构的俯视图。 在图2中，阴影部分(40)为本发明在制备过程中增加的版图，用于阻挡 杂质注入漏电极(10)与背栅沟道(60)之间区域，使注入源电极(50) 与背栅沟道(60)之间区域杂质的浓度高于注入漏电极(10)与背栅沟道 (60)之间区域杂质的浓度，进而有效提高SOI器件结构的击穿电压，生 成高击穿电压的SOI器件结构。在图2中，接触孔(20)用于将SOI器件的不同部分，如源电极(50) 和漏电极(10),与金属导线相连，接到固定的电源电位，或者接收某种 形式的电学信号。以上对本发明提供的高击穿电压SOI器件结构进行了详细说明，为了 更加清楚的说明本发明提供的高击穿电压SOI器件结构，下面对高击穿电
压SOI器件结构的制备方法进行详细说明。在制备高击穿电压soi器件结构时，本发明采用标准的缘体上硅互补金属一氧化物一半导体(SOI CMOS)流片工艺，在预栅氧、光刻等工艺 步骤后，在漏电极(10)与背栅沟道(60)之间区域之上增加版图(40)， 阻挡杂质注入漏电极(10)与背栅沟道(60)之间区域，并采用分步注入 法对SOI器件沟道进行杂质注入，生成高击穿电压的SOI器件结构。上述分步注入法是先进行低浓度的浅注入，再进行高浓度的深注入。 首先，采用低能量和低剂量杂质注入，调节前栅沟道阈值电压。然后，在 漏电极(10)与背栅沟道(60)之间区域之上增加版图(40)，阻挡杂质 注入漏电极(10)与背栅沟道(60)之间区域；再后，进行高剂量和高能 量的杂质注入，控制背栅沟道阈值电压。由于版图(40)的存在，对部分 背栅沟道杂质注入进行了阻挡，使得沿背栅沟道杂质浓度并不均匀，源端 附近的背栅沟道(60)具有较高的杂质浓度，而靠近漏端的背栅沟道(60) 具有较低的杂质浓度。图3所示，SOI器件体区(53)的阴影部分代表此 处有较高的杂质浓度，曾经进行过背栅沟道杂质注入。对于NMOS器件，所述低浓度浅注入注入的为BF2离子，所述高浓度 深注入注入的为B离子。对于PMOS器件，所述低浓度浅注入和高浓度 深注入注入的均为P离子。所述高浓度深注入的注入峰值深度位于背栅沟 道，所述低浓度浅注入的注入峰值深度位于前栅沟道。由于本发明釆用了与常规SOI CMOS工艺过程兼容的工艺步骤，所以 为了 SOI器件不同体区的相互电学隔离，本发明在制备高击穿电压SOI 器件结构时可以进一步采用台面隔离(MESA)，浅槽隔离(STI)或局部 硅氧化隔离(LOCOS)等隔离技术，电学隔离SOI器件的不同体区。其 中，当采用STI和LOCOS隔离技术时，所述SOI器件的氧化物埋层(2) 与场氧相接触。实验表明，在P( 100)，电阻率为10至20Q'cm，表层硅膜厚度为400nrn， 埋氧层厚度为370nm的SIMOX SOI基片上，制备栅长为2拜的部分耗尽 SOINMOS器件时，如果不釆用本发明提供的制备方法，而釆用常规的制 备方法，制备出的浮体SOI NMOS器件，其击穿电压只有5.5V。如果采 用本发明提供的制备方法，制备出的浮体SOI画OS器件，其击穿电压可
以提高到9.4V。如果不采用本发明提供的制备方法，而采用常规的制备方法，制备出 的H型栅体接触SOI NMOS器件，其击穿电压只有9.5V。如果釆用本发明提供的制备方法，制备出的H型栅体接触SOI NMOS器件，其击穿电 压可以提高到13V。这种击穿电压的提高源于漏端电场峰值的降低，以及由此导致的碰撞 电离的减小。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行 了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而 己，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1、一种高击穿电压绝缘体上硅SOI器件结构，其特征在于，该SOI器件结构包括SOI衬底(3)，埋氧层(2)，形成在SOI顶层硅膜(1)内的晶体管，所述晶体管包括栅电极(30)，栅氧化层(31)，漏电极(10)，源电极(50)背栅沟道(60)，以及位于漏电极(10)与源电极(50)之间且位于背栅沟道(60)两侧的体区(53)。
2、 根据权利要求l所述的高击穿电压SOI器件结构，其特征在于， 所述体区(53)在位于源电极(50)与背栅沟道(60)之间区域杂质的浓 度高于位于漏电极(10)与背栅沟道(60)之间区域杂质的浓度。
3、 根据权利要求l所述的高击穿电压SOI器件结构，其特征在于， 所述SOI器件结构为浮体结构，或为体接触结构，所述体接触结构采用T 型栅或H型栅。
4、 一种高击穿电压SOI器件结构的制备方法，其特征在于，该方法 包括采用标准的缘体上硅互补金属一氧化物一半导体SOI CMOS流片工 艺，在预栅氧、光刻工艺步骤后，在漏电极(10)与背栅沟道(60)之间 区域之上增加版图(40)，阻挡杂质注入漏电极(10)与背栅沟道(60) 之间区域，并采用分步注入法对SOI器件沟道进行杂质注入，生成高击穿 电压的SOI器件结构。
5、 根据权利要求4所述的高击穿电压SOI器件结构的制备方法，其 特征在于，所述分步注入法是先进行低浓度的浅注入，再进行高浓度的深 注入。
6、 根据权利要求5所述的高击穿电压SOI器件结构的制备方法，其 特征在于，所述高浓度深注入的注入峰值深度位于背栅沟道，所述低浓度 浅注入的注入峰值深度位于前栅沟道。
7、 根据权利要求5所述的高击穿电压SOI器件结构的制备方法，其 特征在于，对于NMOS器件，所述低浓度浅注入注入的为BF2离子，所述 高浓度深注入注入的为B离子。
8、 根据权利要求5所述的高击穿电压SOI器件结构的制备方法，其 特征在于，对于PMOS器件，所述低浓度浅注入和高浓度深注入注入的均 为P离子。
9、 根据权利要求4所述的高击穿电压SOI器件结构的制备方法，其 特征在于，在采用分步注入法对SOI器件沟道进行杂质注入时，该方法进 一步包括釆用台面隔离MESA，浅槽隔离STI或局部硅氧化隔离LOCOS 隔离技术，电学隔离SOI器件的不同体区。
10、 根据权利要求9所述的高击穿电压SOI器件结构的制备方法，其 特征在于，当采用STI或LOCOS隔离技术时，所述SOI器件的氧化物埋 层与场氧相接触。
全文摘要
本发明公开了一种高击穿电压SOI器件结构，包括SOI衬底(3)，埋氧层(2)，形成在SOI顶层硅膜(1)内的晶体管，所述晶体管包括栅电极(30)，栅氧化层(31)，漏电极(10)，源电极(50)背栅沟道(60)，以及位于漏电极(10)与源电极(50)之间且位于背栅沟道(60)两侧的体区(53)。本发明同时公开了一种高击穿电压SOI器件结构的制备方法。利用本发明，有效地提高了SOI器件的击穿电压，同时不明显增大SOI器件背栅沟道漏电流，保持SOI器件良好的背栅特性，而且该高击穿电压SOI器件结构的制备工艺与通常CMOS工艺兼容，适用于商业化生产，非常有利于本发明的推广和应用。
文档编号H01L21/336GK101118924SQ20061010411
公开日2008年2月6日 申请日期2006年7月31日 优先权日2006年7月31日
发明者吴俊峰, 毕津顺, 海潮和, 韩郑生 申请人:中国科学院微电子研究所