微电子成像单元和以晶片级制造微电子成像单元的方法

专利名称：微电子成像单元和以晶片级制造微电子成像单元的方法
技术领域：
本发明涉及具有图像传感器的微电子成像单元和以晶片级制造此类成像单元的方法。
背景技水
微电子成像器用于数码相机、具有图片能力的无线装置和许多其它应用中。举例来 说，手机和个人数字助理(PDA)中正并入微电子成像器以捕获并发送图片。随着微电 子成像器变得越来越小且产生具有更高像素数目的更好图像，其成长速率也已经稳定增 长。
微电子成像器包括使用电荷耦合装置(CCD)系统、互补金属氧化物半导体(CMOS) 系统或其它固态系统的图像传感器。CCD图像传感器已经广泛用于数码相机和其它应用 中。CMOS图像传感器还正快速变得非常流行，因为预期其会具有低生产成本、高良率 和小尺寸。CMOS图像传感器能够提供这些优点是因为其是使用针对制造半导体装置开 发的技术和设备来制造的。因此，对CMOS图像传感器以及CCD图像传感器进行"封 装"以保护其精密组件并提供外部电接点。
图像传感器大体上包括排列在焦平面中的像素阵列。每一像素是包括光栅、光导体 或光电二极管的光敏元件，其具有用于累积光生电荷的掺杂区。通常在成像器像素上方 放置微透镜和彩色滤光片阵列。微透镜将光聚焦到每一像素的初始电荷累积区上。光的 光子还可在穿过微透镜之后且在撞击在电荷累积区上之前，穿过彩色滤光片阵列(CFA)。 常规技术使用具有聚合物涂层的单个微透镜，所述涂层在相应像素上方被图案化成正方 形或圆形。可在制造期间加热微透镜来定形并固化微透镜。通过聚集来自大聚光区域的 光并将所述光聚焦到相应像素的小感光区域上，微透镜的使用显著改进了成像装置的感 光性。
因为需要减小成像器装置的尺寸并增加成像器分辨率，所以在微电子成像器中使用 较小尺寸的像素越来越重要。然而，减小像素尺寸会增加当没有光入射在图像传感器上 时图像传感器读出中存在的"噪声"或背景信号的问题。此噪声(称为"暗电流")是承 载图像传感器的衬底材料内的电子活动的结果。更具体地说，暗电流是将热发射电荷聚集在像素的电荷累积区中的结果。暗电流的量值取决于图像传感器结构和操作温度。
一种补偿暗电流的方法是通过掩蔽图像传感器周边处的一组像素，使得其不被暴露 于光。因为入射光被阻挡而不能进入这些像素，所以这些像素中含有的信号仅由暗电流 造成。这些暗参考像素用作用于校准图像传感器输出的"黑阶"参考。然而， 一个问题 是，因为极小的像素非常紧密地定位在一起，所以难以准确地将图像传感器周边处的暗 参考像素与毗邻的有效像素分开。举例来说，因为暗参考像素并没有完全被遮挡，所以 非常接近图像传感器的外边界的暗参考像素可捕捉来自入射光的信号。因此，在此类情 况下，测量到的暗电流可能不代表图像传感器的真实暗信号。另外，并不希望将暗参考 像素移动到有效像素的更远外侧以避免有关入射光的问题，因为那样做将增加图像传感 器的尺寸。因此，需要增强封装微电子成像器的性能和精确度。
发明内容
无


图1是说明根据本发明实施例的以晶片级封装微电子成像单元的方法的流程图。 图2A到20是说明根据本发明实施例的用于形成导电互连件以提供背面接触垫阵列
的方法的阶段的侧剖视图，所述方法用于晶片级封装微电子成像单元。
图3是说明具有多个成像电路小片的成像器工件的一部分的侧剖视图，所述成像电
路小片具有根据图2A到20中所描述的方法形成的导电互连件。
图4A是在对光敏层进行图案化和显影以在工件上形成多个离散体积的光敏材料之
后的所述工件部分的侧剖视图。
图4B是图4A中所说明的工件部分的示意性俯视平面图。
图5是在向工件上沉积不透明材料之后的所述工件部分的侧剖视图。
图6A是在从工件移除光敏材料之后的所述工件部分的侧剖视图。
图6B是图6A中所说明的工件部分的示意性俯视平面图。
图7是在将覆盖衬底附接到工件之后的所述工件部分的侧剖视图。
图8是在使工件变薄以暴露位于工件背面处的导电互连件的一部分之后的所述工件
部分的侧剖视图。
图9是在向工件背面上沉积介电层之后的所述工件部分的侧剖视图。
图IO是在从工件背面移除介电层的一部分之后的所述工件部分的侧剖视图。图11是在覆盖衬底中形成多个沟道之后的所述工件部分的侧剖视图。 图12是在用封装材料填充覆盖衬底中的沟道之后的所述工件部分的侧剖视图。 图13是在工件中形成多个沟道之后的所述工件部分的侧剖视图。 图14是在用封装材料填充工件中的沟道之后的所述工件部分的侧剖视图。 图15是在将多个电耦合器附接到位于工件背面处的相应互连件且在覆盖衬底上形 成多个光学支撑部件之后的所述工件部分的侧剖视图。
图16是根据本发明实施例的已封装微电子成像单元的侧剖视图。
具体实施例方式
A.简介/概述
以下揭示内容描述以下方法和成像单元的若干实施例(1)用于晶片级封装微电子
成像单元的方法；(2)在成像单元中形成导电互连件的方法(3)用于遮挡或以其它方 式覆盖成像单元的图像传感器上的暗电流像素的方法；和(4)已经使用此类晶片级封装 工艺来封装的成像单元。本发明的一个方面针对于用于制造多个成像单元的方法。 一种 此类方法的实施例包括提供具有多个成像电路小片的成像器工件，所述成像电路小片包 括集成电路、电耦合到所述集成电路的外部接点和可操作地耦合到所述集成电路的图像 传感器。各个图像传感器包括位于图像传感器的周边部分处的至少一个暗电流像素。所 述方法还包括在工件上并在图像传感器上方沉积覆盖层，和对所述覆盖层进行图案化和 选择性显影以在相应图像传感器上方形成多个离散体积的覆盖层材料。所述离散体积的 覆盖层材料具有与各个暗电流像素的内侧边缘对准的侧壁，使得暗电流像素不被所述离 散体积覆盖。在若干实施例中，所述方法可进一步包括在工件上在所述离散体积的覆盖 层材料之间和在暗电流像素上方沉积不透明材料，和随后从工件移除所述离散体积的覆 盖层材料。不透明材料遮挡暗电流像素且为玻璃盖或其它光学器件提供支座。此方法的 若干实施例形成具有较小占据面积的图像传感器，且因为离散体积的覆盖层材料的精确 侧壁使得不透明材料能够具有位于有效像素与暗电流像素之间的精确区内的侧壁，所以 充分遮挡暗电流像素。
本发明的另一方面针对于制造成像电路小片的方法。 一种此类方法的实施例包括在 衬底上和/或中构建像素阵列。像素阵列包括位于所述阵列的周边部分处的暗像素和邻近 于所述暗像素的内侧边缘的有效像素。所述方法还包括在衬底上并在像素阵列上方沉积 光敏层，对所述光敏层进行图案化，和选择性显影所述光敏层以在像素阵列上方形成离 散光敏材料块。离散块具有与暗像素的内侧边缘对准的侧壁，使得暗像素不被离散块覆盖且有效像素完全被离散块覆盖。所述方法进一步包括在衬底上并在暗像素上方沉积不 透明材料以遮挡暗像素使其不被指向有效像素的光照射。所述方法接着包括从衬底移除 光敏块。
本发明的另一方面针对于微电子成像器工件。在一个实施例中，成像器工件可包括 衬底和位于所述衬底中和/或上的多个成像电路小片。各个成像电路小片包括集成电路、 电耦合到所述集成电路的外部接点和可操作地耦合到所述集成电路的图像传感器。所述 图像传感器包括位于所述图像传感器的周边部分处的暗电流像素。所述成像器工件进一 步包括位于衬底上的光敏层。所述光敏层包括位于各个图像传感器上方的多个离散体积 的光敏材料。各个离散体积具有与各个暗电流像素的内侧边缘对准的侧壁，使得各个暗 电流像素不被所述离散体积的光敏材料覆盖。
下文参看CMOS图像传感器来描述本发明的若干实施例的具体细节，以提供对这些 实施例的彻底了解，但是其它实施例可使用CCD图像传感器或其它类型的固态成像装 置。出于简洁目的，以下描述内容中不陈述若干描述众所周知的且通常与其它类型的微 电子装置相关联的结构或工艺的细节。此外，虽然以下揭示内容陈述本发明的不同方面 的若干实施例，但是本发明的若干其它实施例可具有与这部分中描述的那些配置或组件 不同的配置或组件。因此，本发明可具有其它实施例，所述其它实施例具有额外元件或 没有下文参看图1到16描述的元件中的若干者。
B.用于晶片级封装微电子成像单元的方法
图1是用于晶片级封装多个微电子成像单元的方法100的流程图。方法100包括在 阶段102处在成像器工件中形成导电互连件。所述成像器工件可包括衬底和形成在所述 衬底中和/或上的多个成像电路小片。各个电路小片包括图像传感器和电耦合到所述图像 传感器的多个外部接点(例如，在阶段102中形成的互连件)。在阶段104处，方法IOO 包括遮挡各个图像传感器上的暗电流像素。因为遮挡工艺使用高度准确且有效的工艺来 将遮挡材料与暗电流像素对准，使得暗电流像素不会捕捉来自邻近像素的辐射且阵列的 尺寸得以减小，所以预期晶片级遮挡工艺会显着增强微电子成像器的性能。可接着对工 件执行额外的晶片级封装步骤。举例来说，方法100包括在阶段106处将覆盖衬底附接 到工件并附接在图像传感器上方，在阶段108处从衬底背面移除材料以使工件变薄，和 在阶段110处切割工件以使成像单元单片化。
下文详细描述以上参看图1陈述的用于封装微电子成像单元的方法100的各个步骤 和使用此类方法以晶片级封装的微电子成像单元。更具体地说，下文在标题C(题为"用于在成像器工件中形成互连件的方法")下更详细地描述用于在工件中形成导电互连件的 方法的实施例，在标题D (题为"用于遮挡成像器工件上的暗电流像素的方法")下详细 描述用于遮挡各个图像传感器上的暗电流像素的方法的实施例，且在标题E (题为"晶 片级封装的微电子成像单元")下更详细地描述多个微电子成像单元的晶片级封装。另外， 下文还描述微电子成像单元的若干实施例。
C.用于在成像器工件中形成互连件的方法
图2A到20说明根据上述方法100 (图1)的实施例的用于在微电子成像器工件中 形成互连件的方法的各个阶段。举例来说，图2A是在已经形成互连件之前的处于初始阶 段的成像器工件200的一部分的侧剖视图。工件200可包括衬底212和形成在衬底212 中和/或上的多个成像电路小片220。衬底具有第一侧面214和第二侧面216。衬底212 通常是半导体晶片，且成像电路小片220在所述晶片上排列成电路小片图案。各个电路 小片220可包括集成电路221、电耦合到集成电路221的多个端子222 (例如，接合垫) 和图像传感器224。图像传感器224可以是用于捕获可见光谱中的图片或其它图像的 CMOS图像传感器或CCD图像传感器。在其它实施例中，图像传感器224可检测其它光 谱(例如，IR或UV范围)中的辐射。下文参看图3更详细地描述图像传感器224。图 2A中展示的端子222是在衬底212的第一侧面214处的外部特征。然而，在其它实施例 中，端子222可以是嵌入在衬底212内的中间深度处的内部特征。
图2B是图2A中展示的区域2B的侧剖视图。在先前处理步骤中，向衬底212的第 一侧面214涂覆第一介电层230，且在第一介电层230上方涂覆第二介电层232。接着， 对第二介电层232进行图案化和蚀刻以暴露端子222。介电层230和232可以是聚酰亚 胺材料，但是在其它实施例中，这些介电层可以是其它不传导材料。举例来说，第一介 电层230和/或后续介电层中的一者或一者以上可以是聚对二甲苯基、例如氮化硅 (Si3N4)、氧化硅(Si02)等低温化学汽相沉积(低温CVD)材料和/或其它适当材料。 前述对介电材料的列举不是详尽的。介电层230和232通常不由彼此相同的材料组成， 但是这些层可由相同材料组成。另外，可省略层230和232中的一者或两者且/或可包括 额外层。如图2B所示，在沉积第二介电层232之后，在第二介电层232上方涂覆掩模 233并对其进行图案化。掩模233可以是根据衬底212上的端子222的排列予以图案化 的抗蚀剂层。因此，掩模233在端子222上方具有开口。
参看图2C，已经穿过端子222形成孔或孔隙223。可使用湿式蚀刻或干式蚀刻工艺 来形成孔223，所述蚀刻工艺对比第一介电层230而选择性地从端子222移除材料。因此，第一介电层230可以是蚀刻终止层。在端子222包括一种以上类型的金属的实施例 中，可重复蚀刻工艺，直到孔223延伸穿过端子222为止。
参看图2D，蚀刻位于端子222正下方的第一介电层230以暴露衬底212的至少一部 分。针对第一介电层230的第二蚀刻工艺可不同于针对端子222的第一蚀刻工艺。举例 来说，第二蚀刻工艺可用比从端子222或衬底212移除材料高的蚀刻速率从第一介电层 230选择性地移除材料。因此，第二蚀刻工艺不会显着改变端子222或衬底212的总体 结构。在替代实施例中，可使用单个蚀刻工艺穿过端子222和第一介电层230两者蚀刻 孔223。
参看图2E,在工件200上再次使用掩模233来穿过衬底212的至少一部分形成侧壁 240以界定盲孔245。出于此说明书的目的，"盲孔"或"盲道"是指仅部分延伸穿过衬 底212或以其它方式在一个末端处封闭的孔或孔隙。盲孔245是通过使用一个或一个以 上单独蚀刻来蚀刻到衬底212中而形成的。在形成盲孔245之后，从工件200移除掩模 233。在替代实施例中，可使工件200变薄且可完全穿过工件200的剩余厚度蚀刻通孔。
或者，除蚀刻以外或替代蚀刻，还可使用激光切除来形成盲孔245。如果使用激光 来形成盲孔245的全部或一部分，那么可消除掩模233且通常使用化学清洁剂来清洗盲 孔245以移除熔渣或其它污染物。在又一替代实施例中，激光可在使工件变薄之前或之 后完全穿过工件200的厚度切割通孔。虽然因为衬底212不需要进行图案化(即，将不 需要涂覆掩模233)，所以激光切割盲孔245可能是有利的，但是因为不需要从盲孔245 清除熔渣且可用蚀刻工艺更精确地控制盲孔245的深度，所以对盲孔245进行蚀刻可能 更加容易。此外，使用蚀刻工艺与用激光切割工艺相比通常可更精确地对准盲孔245。 使用蚀刻工艺的另一优点是可对衬底212的第一侧面214进行图案化和蚀刻以同时形成 与相应端子222对准的多个盲孔245。
接下来参看图2F，在工件200上沉积第三介电层234，以对衬底212内的盲孔245 的侧壁加衬。如下文更详细描述，第三介电层234使衬底212中的组件与随后形成在盲 孔245中的互连件电绝缘。在一个实施例中，第三介电层234可以是使用适当的沉积工 艺来涂覆的富铝氧化物材料或另一适当的低温CVD氧化物。在另一实施例中，第三介电 层234可包括硅烷基和/或铝基氧化物材料。在再一实施例中，第三介电层234可包括其 它适当的介电材料。参看图2G，使用适当的蚀刻工艺(例如，衬垫蚀刻)来从端子222 的至少一部分和衬底212的第一侧面214移除第三介电层234。
参看图2H，接着在工件200上在第三介电层234上方沉积扩散阻挡层236且使其与端子222电接触。除了覆盖第三介电层234以外，阻挡层236通常还覆盖第二介电层232 和端子222。举例来说，在一个实施例中，阻挡层236是使用物理汽相沉积(PVD)沉积 到工件200上的钽层。阻挡层236的厚度为约150埃。在其它实施例中，可使用例如CVD 等其它汽相沉积工艺在工件200上沉积阻挡层236，且/或阻挡层236可具有不同厚度。 阻挡层236不限于钽，而是可由钨或有助于容纳随后沉积到盲孔245中的填充材料的其 它适当材料组成。
接下来参看图21，在阻挡层236上沉积晶种层250。可使用例如PVD、 CVD等汽相 沉积技术、原子层沉积和/或电镀来沉积晶种层250。晶种层250可由Cu或其它适当材料 组成。晶种层250的厚度可以是约2000埃，但可依据孔240的深度和纵横比而为更大的 或更小的。在若干实施例中，晶种层250可以不均匀地覆盖阻挡层236，使得晶种层250 在孔240内具有空隙251。这可在孔240中和在整个工件上引起不均匀的电镀。当晶种 层250不足时，优选地使用填充晶种层250的空隙或不连续区的工艺来对其进行增强， 以形成更均匀的晶种层。举例来说，参看图2J，晶种层250的空隙251和/或不连续区已 经填充有例如铜或另一适当材料等额外材料252。在第6,197,181号美国专利中描述一种 适当的晶种层增强工艺，所述专利以引用的方式并入。
接下来参看图2K，在晶种层252上沉积抗蚀剂层260且对其进行图案化以在端子222 和相应盲孔245上方具有开口 261。接着在晶种层250的在盲孔245中的暴露部分上沉 积第一传导层254。第一传导层254可以是在无电电镀操作、电镀操作或另一适当方法 中沉积到晶种层250上的Cu。在所说明的实施例中，第一传导层254的厚度为约1微米。 在其它实施例中，第一传导层254可包括其它适当材料且/或具有不同厚度。
参看图2L，在盲孔245中的第一传导层254上沉积第二传导层256。第二传导层256 是有利于在盲孔245中沉积随后材料的湿润剂。第二传导层256可以是使用无电电镀或 电解电镀工艺沉积到第一传导层254上的Ni。在所说明的实施例中，第二传导层256的 厚度为约3到5微米。在其它实施例中，盲孔245可使用其它方法用其它适当材料涂布 且/或具有不同厚度。
接下来参看图2M，在衬底212中形成从盲孔245的底部延伸到衬底212的第二侧面 216的通气孔270。可使用激光从第二侧面216穿过衬底212切割到盲孔245的底部来形 成通气孔270。可使用此项技术中已知的扫描/对准系统来将激光与盲孔245和/或相应端 子222对准。合适的激光器是可从爱尔兰都柏林的Xsil公司(Xsil Ltd. of Dublin, Ireland) 购得的Xise200。在形成通气孔270之后，通常对其进行清洗以移除由激光产生的切除副产物(即，熔渣)和/或其它不良副产物。举例来说，可使用适当的清洁剂(例如6%的 氢氧化四甲铵(TMAH):丙二醇)来清洗通气孔270。在其它实施例中，可以不清洗通 气孔270。在替代实施例中，通气孔270可具有不同尺寸或形状，且可使用蚀刻工艺(例 如，干式蚀刻和/或湿式蚀刻)、机械钻孔工艺、切粒或激光开槽或者另一适当方法来形 成。
在若干实施例中，可在形成通气孔270之前，在盲孔245中沉积临时保护填料或涂 层269 (以虚线展示)。保护填料269可以是光致抗蚀剂、聚合物、水、固化流体或气体 或者另一适当材料。保护填料269保护盲孔245的侧壁不受在激光钻孔工艺期间产生的 熔渣影响。熔渣可不利地影响将Ni电镀到晶种层上和/或将传导填充材料润湿到盲孔245 中。可在形成通气孔270之后移除保护填料269。
接下来参看图2N，在盲孔245中沉积传导填充材料280以形成互连件282。互连件 282具有接近于端子222的第一端283和位于盲孔245的底部处的第二端284。填充材料 280可包括Cu、 Ni、 Co、 Ag、 Au、 SnAgCu焊料、AuSn焊料、具有另一成分的焊料或 具有所需传导率的其它适当材料或材料合金。可使用电镀工艺、焊接波工艺、网版印刷 工艺、回流工艺、汽相沉积工艺或其它适当技术在盲孔245中沉积所述传导填充材料280。 举例来说，电镀工艺可以是无电电镀工艺或电镀工艺。在若干实施例中，阻挡层236和/ 或晶种层250可用作电镀接点。
参看图20，从衬底212移除抗蚀剂层260且使用适当蚀刻工艺来移除衬底212的第 一侧面214上的晶种层250和阻挡层236的剩余部分。可使用研磨、化学机械平坦化 (CMP)和/或其它适当工艺来对衬底212的第一侧面214进行平坦化。
图2A到20中所说明的用于形成互连件282的方法的若干实施例的一个优点在于， 当用填充材料280填充盲孔时，通气孔270允许所截留的空气、气体或挥发性溶剂从较 大的盲孔245逸出。以此方式，通气孔270允许填充材料280更容易地流进盲孔245中 且减小在互连件282中出现空隙或不连续性的可能性。或者，在使用真空回流填充法的 实施例中可省略通气孔270。当用填充材料280填充盲孔时，真空回流填充法从盲孔245 移除所截留的空气，因此提供与通气孔270相同的若干益处。
D.用于遮挡成像器工件上的暗电流像素的方法
图3到6B说明根据上述方法100 (图1)的实施例的用于遮挡成像器工件200上的 暗电流像素的方法中的阶段。举例来说，图3是在衬底212中形成多个互连件282之后 的成像器工件200的侧剖视图。互连件282可使用以上参看图2A到20描述的方法来形成。
如先前所论述，每一电路小片220包括图像传感器224。各个图像传感器224包括 排列在焦平面中的像素阵列225。举例来说，在所说明的实施例中，图像传感器224包 括排列成所需图案的多个有效像素225a和位于成像器传感器224的周边部分处的至少一 个暗电流像素225b。在其它实施例中，像素225的排列可有所不同。
在工件200上的每一图像感测224的有效像素225a上方形成CFA 310。所述CFA 310 具有单独滤光片3H，其经配置以通过在相应像素225上方放置选定颜色(例如，红色、 绿色或蓝色)的滤光片311而允许所述颜色的波长传到每一像素225。当光子穿过CFA 310 到达像素225时，只有所述颜色的波长将传到有效像素225a。举例来说，在所说明的实 施例中，CFA 310基于RGB颜色模式且包括在相应有效像素225a上方排列成所需图案 的红色滤光片、绿色滤光片和蓝色滤光片。CFA 310进一步包括在衬底212的第一侧面 214上从图像传感器224的周边部分向外延伸的剩余蓝色区段312。衬底212上的剩余蓝 色区段312有助于防止来自工件200内的各个组件的背反射。剩余蓝色区段312的在端 子222上方和在各个电路小片220之间的通道中的部分已经被移除。
在图像传感器224上方形成CFA 310之后，在图像传感器224上的相应像素225上 方形成多个微透镜314。所述微透镜314用于将光聚焦到各个像素225的初始电荷累积 区上。可接着在微透镜314上方沉积氧化物涂层(未图示)以在工件200的进一步处理 期间保护微透镜314、CFA310和像素225。在若干实施例中，氧化物涂层可包括低温CVD 氧化物。在其它实施例中，氧化物涂层可包括其它适当材料。在替代实施例中，可能不 包括氧化物涂层。在微透镜314上沉积氧化物涂层之后，可在整个工件200上沉积可移 除覆盖层320。所述可移除覆盖层320可包括光致抗蚀剂或其它可选择性移除的物质。 因此，可使用掩蔽工艺或其它适当工艺来选择性地移除覆盖层320的若干部分(如下文 相对于图4A和4B描述)。举例来说，在一个实施例中，覆盖层320可以是沉积到衬底 212的第一侧面214上的抗蚀剂层。
图4A是在对覆盖层320 (图3)进行图案化和显影以在工件200上形成多个离散覆 盖层材料体积或块322之后的工件200的侧剖视图。图4B是工件200的所述部分的示意 性俯视平面图，其展示图4A中所说明的横截面的位置。同时参看图4A和4B，块322 位于衬底212上的各个图像传感器224上方且具有侧壁323。更具体地说，各个块322 覆盖各个图像传感器224的有效像素225a，且侧壁323与每一图像传感器224的相应暗 电流像素225b的内侧边缘对准，使得暗电流像素225b不被块322覆盖。此实施例的一个特征是可非常准确地界定各个块322的侧壁323以仅暴露位于图像传感器224的周边 部分处的暗电流像素225b。举例来说，在若千实施例中，块322的侧壁323可在十分之 几微米或更小的公差内与相应暗电流像素225b的内侧边缘对准。
接下来参看图5，在工件200上沉积不透明材料330以(a)遮挡图像传感器224的 暗电流像素225b，且(b)在工件200上为随后附接到工件200的覆盖衬底(图7)形成 多个支座。出于此说明书的目的，"不透明"被定义为完全不透射所需辐射。在沉积不透 明材料330之前，可移除CFA 310的在每一图像传感器224的周边部分处的剩余蓝色区 段312 (图4A)。优选地从工件200移除剩余蓝色区段312，使得(a)不透明材料330 将更容易结合到衬底212上的第二介电层232 (图2A)，且(b)不透明材料330将紧密 接近相应暗像素225b。不透明材料330可以是沉积到工件200上各个块322之间的环氧 树脂材料。不透明材料330包括顶部表面332和侧壁334,所述侧壁334与相应块322 的侧壁323密切接触。在向工件200上沉积不透明材料330之后，可使用CMP、研磨、 蚀刻或其它适当工艺来对所述块322的顶部表面324和所述不透明材料330的顶部表面 332进行平坦化。
图6A是在从工件200移除块322之后的工件200的侧剖视图，且图6B是图6A中 所说明的工件200的所述部分的示意性俯视平面图。同时参看图6A和6B,不透明材料 330的侧壁334与每一图像传感器224的相应暗像素225b的内侧边缘(如线A-A所示) 对准。因此，遮挡图像传感器224的暗像素225b使其不被指向图像传感器224的有效像 素225a的入射光照射，且所述暗像素225b不能捕捉来自入射光的信号。以此方式，由 暗电流像素225b测量的暗电流信号将代表相应图像传感器224的真实暗信号。
以上相对于图3到6B描述的方法的一个特征是可使覆盖层材料块322的侧壁323 与各个暗电流像素225b的内侧边缘精确地对准，使得无需将暗电流像素225b移动到有 效像素225a的更远外侧以防止捕捉。在常规装置中，暗电流像素通常定位在距图像传感 器的有效像素的外侧相当距离处以确保恰当遮挡。这导致常规成像单元具有大得多的占 据面积。上述方法的优点是可最小化或至少减小各个图像传感器224的占据面积，且同 时仍提供充分遮挡以防止捕捉。经减小的占据面积对于图片手机、PDA或空间有限的其 它应用尤其有利。因此，预期所述方法的若千实施例可显着改进图像传感器的性能且减 小已封装微电子成像单元的尺寸。
E.晶片级封装的微电子成像单元
图7到16说明用于晶片级封装微电子成像单元的方法100 (图1)的实施例的后续阶段。举例来说，图7是说明在将覆盖衬底342附接到成像器工件之后的成像器组合件 700的一部分的侧剖视图。覆盖衬底342可以是玻璃、石英或可透射所需辐射频谱的另 一适当材料。覆盖衬底342还可包括位于覆盖衬底342的顶部表面343上的一个或一个 以上保护膜344。膜344可包括条带、旋涂涂层或另一适当材料。膜344保护覆盖衬底 342以免在后续处理步骤期间擦伤或以其它方式损坏。
可通过在由不透明材料330界定的支座的顶部表面332上沉积粘合剂340且将覆盖 衬底342附接到粘合剂340并附接在图像传感器224上方来将覆盖衬底342与工件200 组装在一起。粘合剂340可以是环氧树脂、丙烯酸或另一适当材料，且可通过模版印刷、 光刻或其它适当方法将其涂覆到不透明材料330的顶部表面332上。在粘合剂340是UV 固化或热固化材料的实施例中，可在附接覆盖衬底342之前对工件200进行加热以至少 部分地固化(即，B阶段)粘合剂340。在替代实施例中，可在附接覆盖衬底342之前在 支座和覆盖衬底342两者上沉积粘合剂340。
在替代实施例中，粘合剂340可包括聚二甲基硅氧垸(PDMS)，且在从工件移除块 322 (图6A和图6B)之前或之后沉积到工件200上。PDMS是可通过02等离子体活化 的粘合材料。举例来说，在使用PDMS的实施例中，在从工件200移除块322 (图6A和 图6B)之后，使用02等离子体来活化不透明材料330的顶部表面332以进行粘合。可 接着如上所述将覆盖衬底342附接到工件200。
参看图8，可使成像器组合件700变薄到所需厚度T，以暴露互连件282的第二端 284。在一个实施例中，衬底212的初始厚度为约750微米，且最终厚度T为约100到 500微米。在其它实施例中，初始厚度和最终厚度可有所不同。可使用研磨、干式蚀刻、 化学蚀刻、化学抛光、CMP或其它适当工艺来使衬底212的第二侧面2I6变薄。
在若干实施例中，可使用可选的湿式TMAH蚀刻来进一步暴露互连件282的第二端 284，使得其突出超过衬底212的第二侧面216。在替代实施例中，可代替湿式蚀刻而使 用干式蚀刻来进一步暴露互连件282的第二端284。干式蚀刻的一个优点是不需要将成 像器组合件700放置在浸渍浴中，浸渍浴可不利地影响组合件700上的各个保护膜。
参看图9，可在衬底212的第二侧面216上沉积第四介电层350。第四介电层350可 以是使用以上相对于图2B描述的方法沉积到衬底212上的低温CVD氧化物或另一适当 介电材料。接下来参看图IO，可使用适当的研磨或蚀刻工艺来移除介电层350的在互连 件282上方的部分。在若干实施例中，此时可在封装工艺中以晶片级从背面对电路小片 220进行测试。测试探针可使用互连件282来测试各个图像传感器。因此，因为测试探针在电路小片220的背面啮合互连件282，所以其将不会损坏图像传感器224、覆盖衬底 342或在成像器组合件700的正面上的相关联电路。此外，在背面测试期间，测试探针 不会妨碍图像传感器224,这与从正面测试成像电路小片的工艺相比允许测试探针一次 测试更多数目的成像电路小片220。另外，背面测试可识别不可操作的成像电路小片220， 且可从额外封装工艺中移除这些电路小片。举例来说，可在从成像器组合件700使成像 单元单片化之后且在将昂贵的光学装置附接到成像单元之前放弃不可操作的装置。在 2004年6月2日申请的题为"用于测试微电子成像器和微特征装置的系统和方法(Systems and Methods for Testing Microelectronic Imagers and Microfeature Devices )" 的第 10/860,699号美国申请案中揭示了用于测试电路小片220的适当方法，所述申请案的全 文以引用的方式并入本文中。
参看图11，穿过覆盖衬底342和不透明材料330的至少一部分形成多个第一沟道360。 第一沟道360优选地不延伸穿过不透明材料330,且其与各个电路小片220之间的通道 对准。可通过蚀刻、激光器、晶片切割机或另一适当工艺来形成第一沟道360。接下来 参看图12，用封装材料362填充第一沟道360。在一个实施例中，封装材料362是使用 三维立体光刻工艺沉积到第一沟道360中的SI-40。 SI-40可从加利福尼亚州巴伦西亚市 3D系统公司(3D Systems, Inc., of Valencia, California)购得。在其它实施例中，封装材 料362可包括使用已知工艺沉积的热固化环氧树脂或其它适当材料。封装材料362应当 是不透明材料或包括不透明粘合剂以阻止入射光照射相应图像传感器。
参看图13，在衬底212的第二侧面216中形成多个第二沟道370且其与第一沟道360 对准(如由线B-B所示)。第二沟道370延伸穿过衬底212、不透明材料330且进入相应 第一沟道360的至少一部分中。第二沟道370具有比第一沟道360的第一横截面尺寸 小的第二横截面尺寸D2。接下来参看图14,用上述封装材料362或另一适当材料填充第 二沟道370。在其它实施例中，可颠倒此过程，使得在形成穿过覆盖衬底342的第一沟 道360之前，形成衬底212中的第二沟道370。
接下来参看图15,可在衬底212的第二侧面216处将焊球380或其它外部互连结构 附接到互连件282以提供到电路小片220的背面上的其它电子装置的外部连接。可在切 割组合件之前在所述方法的此阶段处执行另一背面测试。可接着沿线B-B切割成像器组 合件700以使各个成像单元702单片化。
在图15中所说明的实施例的另一方面中，成像单元702包括位于覆盖衬底342上的 支撑部件382以相对于相应图像传感器224将光学单元(未图示)准确地定位在所需位置处。在2003年11月26日申请的题为"己封装微电子成像器和用于封装微电子成像器 的方法 (Packaged Microelectronic Imagers and Methods of Packaging Microelectronic Imagers)"的第10723,363号美国申请案中揭示了具有相应界面特征的适当支撑部件382， 所述申请案的全文以引用的方式并入本文中。可在将支撑部件382附接到覆盖衬底342 之前或之后移除保护膜344的在覆盖衬底342上和在图像传感器224上方的部分。可在 单片化之后以晶片级将光学单元附接到相应支撑部件382或将其附接到各个成像单元 702。在其它实施例中，支撑部件382可具有不同配置，或成像单元702可能不包括支撑 部件382。
图16是根据本发明实施例的已封装微电子成像单元702的侧剖视图。可在将光学单 元(未图示)附接到成像单元之前从背面对各个成像单元702进行测试。图16中所说明 的成像单元702的一个特征是封装材料342密封成像单元702的四个侧面，且覆盖衬底 342和衬底212分别密封成像单元702的顶部和底部。以此方式，没有供湿气或其它污 染物进入成像单元702并造成图像传感器224或相关联电路发生故障和/或变得不可操作 的路径。
图2A到16中所说明的用于制造成像单元702的方法的一个特征在于，因为可使用 针对封装和制造半导体装置开发的高度准确且有效的工艺来同时制造多个成像单元702， 所以预期所述方法可显着增强制造工艺的效率。因为所述半导体制造工艺能可靠地以高 度精确度生产并组装各个组件，所以还预期此用于制造成像单元702的方法可增强成像 单元702的质量和性能。因此，预期所述方法的若干实施例可显着减小用于组装微电子 成像单元702的成本，提高成像单元702的性能，且生产更高质量的成像单元702。
根据前述内容，将了解本文已经出于说明目的描述了本发明的具体实施例，但是可 在不脱离本发明的精神和范围的情况下作出各种修改。举例来说，微电子成像单元可具 有以上相对于图2A到16所描述的特征的任何组合。因此，本发明仅受所附权利要求书 限制。
权利要求
1.一种制造多个微电子成像单元的方法，所述方法包含提供具有多个成像电路小片的成像器工件，所述成像电路小片包括集成电路、电耦合到所述集成电路的外部接点和可操作地耦合到所述集成电路的图像传感器，所述各个图像传感器包括位于所述图像传感器的周边部分处的至少一个暗电流像素；在所述工件上并在所述图像传感器上方沉积覆盖层；和对所述覆盖层进行图案化和选择性显影，以在相应图像传感器上方形成若干离散体积的覆盖层材料，所述离散体积具有与所述各个暗电流像素的内侧边缘对准的侧壁，使得所述暗电流像素不被所述离散体积覆盖。
2. 根据权利要求l所述的方法，其进一步包含在所述离散体积的覆盖层材料之间并在所述暗电流像素上方向所述工件上沉积 不透明材料；和从所述工件移除所述离散体积的覆盖层材料。
3. 根据权利要求2所述的方法，其进一步包含在从所述工件移除所述覆盖层材料之前， 对所述不透明材料和/或所述覆盖层材料的顶部表面进行平坦化。
4. 根据权利要求2所述的方法，其中在所述工件上沉积不透明材料包含沉积环氧树脂 材料。
5. 根据权利要求2所述的方法，其中提供多个具有图像传感器的成像电路小片包含提 供具有(a)呈所需图案的有效像素阵列，和(b)围绕所述图像传感器的所述周边 部分的多个暗电流像素的图像传感器，且其中所述暗电流像素的所述内侧边缘邻近 于至少一个有效像素，且其中所述方法进一步包含-在所述工件上并在相应图像传感器上方构建彩色滤光片阵列(CFA);和 在向所述工件上沉积所述不透明材料之后且在从所述工件移除所述覆盖层之前， 对所述不透明材料和所述覆盖层的顶部表面进行平坦化。
6. 根据权利要求5所述的方法，其进一步包含在向所述工件上沉积所述覆盖层之前， 在所述图像传感器上的所述CFA上方形成微透镜。
7. 根据权利要求5所述的方法，其进一步包含在向所述工件上沉积所述覆盖层之前， 在所述微透镜上方沉积氧化物涂层。
8. 根据权利要求5所述的方法，其进一步包含在沉积所述覆盖层之后且在向所述工件 上沉积所述不透明材料之前，剥除所述CFA的在所述图像传感器的周边部分处的剩 余蓝色部分。
9. 根据权利要求1所述的方法，其中提供多个具有图像传感器的成像电路小片包含形 成具有(a)呈所需图案的有效像素阵列，和(b)围绕所述图像传感器的所述周边 部分的多个暗电流像素的图像传感器，且其中所述暗电流像素的所述内侧边缘邻近 于至少一个有效像素。
10. 根据权利要求9所述的方法，其进一步包含在所述工件上并在相应图像传感器上方构建CFA; 在所述图像传感器上的所述CFA上方形成微透镜；和在向所述工件上沉积所述覆盖层之前，在所述微透镜上方沉积氧化物涂层。
11. 根据权利要求l所述的方法，其中所述离散体积的覆盖层材料包含位于所述图像传 感器上方的覆盖层材料块。
12. 根据权利要求l所述的方法，其中提供所述外部接点包含构建导电互连件，所述导 电互连件与相应端子接触且延伸穿过所述各个电路小片的至少一部分。
13. 根据权利要求l所述的方法，其中在所述工件上沉积覆盖层包含在所述工件上并在 所述图像传感器上方沉积抗蚀剂层。
14. 根据权利要求2所述的方法，其中所述外部接点包含位于所述工件的正面处的端子 和延伸穿过所述工件的至少一部分的互连件，且其中所述方法进一步包含在移除所述覆盖层之前对所述不透明材料的顶部表面进行平坦化，以在所述工件 上界定多个支座；将覆盖衬底附接到所述支座并附接在所述工件上的所述图像传感器上方，其中所 述覆盖衬底可透射所需辐射；从所述工件的背面移除材料，以使所述工件变薄且暴露所述互连件的至少一部 分；在所述覆盖衬底和所述支座的至少一部分中形成第一沟道，其中所述第一沟道与 所述工件上隔开所述各个电路小片的通道对准； 在所述第一沟道中沉积封装材料；在所述工件的背面中形成第二沟道且使其与所述第一沟道对准； 在所述第二沟道中沉积所述封装材料；和对准于所述第一和第二沟道来切割所述工件，以使所述成像单元单片化。
15. —种制造多个微电子成像单元的方法，所述方法包含提供具有多个成像电路小片的成像器工件，所述成像电路小片包括集成电路、电 耦合到所述集成电路的外部接点和可操作地耦合到所述集成电路的图像传感器，所 述各个图像传感器包括位于所述图像传感器的周边部分处的至少一个暗电流像素；在相应图像传感器上方形成若干离散光敏材料块，所述离散块具有与所述各个暗 电流像素的相应内侧边缘对准的侧壁，使得所述暗电流像素不被所述离散块覆盖；在所述工件上并在所述暗电流像素上方沉积不透明材料；和从所述工件移除所述离散光敏材料块。
16. 根据权利要求15所述的方法，其进一步包含在从所述工件移除所述光敏块之前， 对所述不透明材料和离散光敏材料块的顶部表面进行平坦化。
17. 根据权利要求15所述的方法，其中在所述工件上沉积不透明材料包含沉积环氧树 脂材料。
18. 根据权利要求15所述的方法，其中提供多个具有图像传感器的成像电路小片包含 提供具有(a)呈所需图案的有效像素阵列，和(b)围绕所述图像传感器的所述周 边部分的多个暗电流像素的图像传感器，且其中所述暗电流像素的所述内侧边缘邻近于至少一个有效像素，且其中所述方法进一步包含 在所述工件上并在相应图像传感器上方构建CFA; 在所述图像传感器上的所述CFA上方形成微透镜；和在从所述工件移除所述光敏层之前，对所述不透明材料和光敏层的顶部表面进行 平坦化。
19. 根据权利要求18所述的方法，其进一步包含在向所述工件上沉积所述光敏材料之前，在所述微透镜上方沉积氧化物涂层。
20. 根据权利要求18所述的方法，其进一步包含在沉积所述光敏层之后且在向所述工 件上沉积所述不透明材料之前，剥除所述CFA的在所述图像传感器的周边部分处的 剩余蓝色部分。
21. 根据权利要求15所述的方法，其中提供多个具有图像传感器的成像电路小片包含 形成具有(a)呈所需图案的有效像素阵列，和(b)围绕所述图像传感器的所述周 边部分的多个暗电流像素的图像传感器，且其中所述暗电流像素的所述内侧边缘邻 近于至少一个有效像素。
22. 根据权利要求21所述的方法，其进一步包含在所述工件上并在相应图像传感器上方构建CFA; 在所述图像传感器上的所述CFA上方形成微透镜；和在向所述工件上沉积所述光敏材料之前，在所述微透镜上方沉积氧化物涂层。
23. 根据权利要求15所述的方法，其中所述离散体积的光敏材料包含位于所述图像传 感器上方的光敏材料块。
24. 根据权利要求15所述的方法，其中提供所述外部接点包含构建导电互连件，所述 导电互连件与相应端子接触且延伸穿过所述各个电路小片的至少一部分。
25. —种制造成像电路小片的方法，所述方法包含在衬底上和/或中构建像素阵列，所述像素阵列包括位于所述阵列的周边部分处的暗像素和邻近于所述暗像素的内侧边缘的有效像素； 在所述衬底上并在所述像素阵列上方沉积光敏层； 对所述光敏层进行图案化；对所述光敏层进行选择性显影，以在所述像素阵列上方形成离散光敏材料块，所 述离散块具有与所述暗像素的所述内侧边缘对准的侧壁，使得所述暗像素不被所述 离散块覆盖且所述有效像素完全被所述离散块覆盖；在所述衬底上并在所述暗像素上方沉积不透明材料，以遮挡所述暗像素使其不被 指向所述有效像素的光照射；和从所述衬底移除所述光敏块。
26. 根据权利要求25所述的方法，其进一步包含在从所述衬底移除所述光敏块之前， 对所述不透明材料和所述离散光敏材料块的顶部表面进行平坦化。
27. 根据权利要求25所述的方法，其中在所述工件上沉积不透明材料包含沉积环氧树 脂材料。
28. 根据权利要求25所述的方法，其进一步包含-在所述有效像素阵列上方形成CFA;在所述CFA和相应有效像素上方构建微透镜；和在从所述工件移除所述光敏块之前，对所述不透明材料和光敏块的顶部表面进行 平坦化。
29. 根据权利要求28所述的方法，其进一步包含在向所述工件上沉积所述光敏材料之 前，在所述微透镜上方沉积氧化物涂层。
30. —种在成像器工件上制造多个微电子成像单元的方法，所述成像器工件包括衬底和 位于所述衬底中和/或上的多个成像电路小片，所述各个成像电路小片包括集成电 路、电耦合到所述集成电路的外部接点和可操作地耦合到所述集成电路的图像传感 器，所述图像传感器包括呈所需图案的有效像素阵列和沿所述图像传感器的周边部 分的多个暗像素，其中所述方法包含在所述工件上并在所述图像传感器上方沉积光敏层；对所述光敏层进行图案化；和对所述光敏层进行选择性显影，以在相应图像传感器上方形成若干离散光敏材料 块，所述离散块具有与所述各个暗像素的内侧边缘对准的侧壁，使得所述侧壁在所 述各个图像传感器的所述有效像素与所述暗像素之间界定边界。
31. 根据权利要求30所述的方法，其进一步包含在所述工件上并在所述离散光敏材料块之间的间隙中沉积不透明环氧树脂材料， 其中所述环氧树脂材料覆盖所述各个暗像素；和 从所述工件移除所述离散光敏材料块。
32. 根据权利要求31所述的方法，其进一步包含在从所述工件移除所述光敏材料之前， 对所述不透明环氧树脂材料和所述光敏材料块的顶部表面进行平坦化。
33. 根据权利要求31所述的方法，其进一步包含在所述工件上并在相应图像传感器上方形成CFA;在向所述工件上沉积所述光敏层之前，在所述图像传感器上的所述CFA上方构建 微透镜；和在向所述工件上沉积所述不透明环氧树脂材料之后且在从所述工件移除所述光 敏层之前，对所述不透明材料和光敏层的顶部表面进行平坦化。
34. 根据权利要求30所述的方法，其中在所述工件上沉积光敏层包含在所述工件上并 在所述图像传感器上方沉积抗蚀剂层。
35. 根据权利要求31所述的方法，其中沉积到所述工件上的所述不透明环氧树脂材料 在所述工件上界定多个支座，且其中所述方法进一步包含将覆盖衬底附接到所述支座并附接在所述图像传感器上方；在所述覆盖衬底和所述支座的至少一部分中形成第一沟道，其中所述第一沟道与 所述工件上隔开所述各个电路小片的通道对准； 在所述第一沟道中沉积封装材料；在所述工件的背面中形成第二沟道且使其与所述第一沟道对准； 在所述第二沟道中沉积所述封装材料；和对准于所述第一和第二沟道来切割所述工件，以使所述成像单元单片化。
36. —种制造多个微电子成像单元的方法，所述方法包含构建具有多个成像电路小片的成像器工件，所述成像电路小片包括集成电路、电 耦合到所述集成电路的外部接点和可操作地耦合到所述集成电路的图像传感器，所 述各个图像传感器包括位于所述图像传感器的周边部分处的至少一个暗电流单元；在所述工件上并在所述图像传感器上方沉积抗蚀剂层；对所述抗蚀剂层进行图案化和选择性显影，以在相应图像传感器上方形成若干离 散抗蚀剂材料块，所述离散块具有与所述各个暗电流单元的相应内侧边缘对准的侧 壁，使得所述暗电流单元不被所述离散块覆盖；在所述工件上并在所述暗电流单元上方沉积不透明材料，以遮挡所述暗电流单元 使其不被指向所述图像传感器的光照射；和从所述工件移除所述离散抗蚀剂材料块。
37. —种微电子成像器工件，其包含-衬底；位于所述衬底中和/或上的多个成像电路小片，所述各个成像电路小片包括集成电 路、电耦合到所述集成电路的外部接点和可操作地耦合到所述集成电路的图像传感 器，所述图像传感器包括位于所述图像传感器的周边部分处的暗电流像素；和位于图像传感器上方的多个离散体积的覆盖层材料，所述各个离散体积具有与所 述各个暗电流像素的内侧边缘对准的侧壁，使得所述各个暗电流单元不被所述离散 积体的覆盖层材料覆盖。
38. 根据权利要求37所述的成像器工件，其进一步包含不透明层，所述不透明层在所 述衬底上所述离散体积的覆盖层材料之间的间隙中并在所述暗像素上方。
39. 根据权利要求37所述的成像器工件，其中所述不透明材料包含环氧树脂材料。
40. 根据权利要求37所述的成像器工件，其中所述离散体积的覆盖层材料包含位于所 述图像传感器上方的覆盖层材料块。
41. 根据权利要求37所述的成像器工件，其中所述各个外部接点包含位于所述衬底的正面处的端子，所述端子与延伸穿过所述各个电路小片的至少一部分的导电互连件 接触。
42. 根据权利要求37所述的成像器工件，其中所述覆盖层材料包含抗蚀剂层。
43. 根据权利要求37所述的成像器工件，其中所述各个图像传感器包含(a)呈所需图 案的有效像素阵列，和(b)围绕所述图像传感器的所述周边部分的多个暗电流像 素，且其中所述暗电流像素的所述内侧边缘邻近于至少一个有效像素。
44. 根据权利要求37所述的成像器工件，其中所述各个图像传感器包含(a)呈所需图 案的有效像素阵列，和(b)围绕所述图像传感器的所述周边部分的多个暗电流像 素，且其中所述成像器工件进一步包含位于各个图像传感器上方的CFA;位于所述各个图像传感器上的所述CFA上方的微透镜；和 位于所述图像传感器的所述微透镜上的氧化物涂层。
45. —种微电子成像器工件，其包含衬底；位于所述衬底中和/或上的多个成像电路小片，所述各个成像电路小片包括集成电路、电耦合到所述集成电路的外部接点和可操作地耦合到所述集成电路的图像传感器，所述图像传感器包括有效像素阵列和位于所述图像传感器的周边部分处并邻近 于至少一个有效像素的暗电流像素；位于相应图像传感器上方的多个离散块的光敏材料，所述离散块具有与所述各个 暗电流像素的内侧边缘对准的侧壁，使得所述各个暗电流单元不被所述离散块的光 敏材料覆盖且所述邻近有效像素完全被所述离散块覆盖；和不透明层，其在所述衬底上在所述离散块的光敏材料之间并在所述暗电流像素上 方。
46. 根据权利要求45所述的成像器工件，其中所述不透明材料包含环氧树脂材料。
47. 根据权利要求45所述的成像器工件，其中所述各个外部接点包含位于所述衬底的 正面处的端子，所述端子与延伸穿过所述各个电路小片的至少一部分的导电互连件接触。
48. 根据权利要求45所述的成像器工件，其中所述光敏层包含抗蚀剂层。
49. 根据权利要求45所述的成像器工件，其中所述各个图像传感器包含(a)呈所需图 案的有效像素阵列，和(b)围绕所述图像传感器的所述周边部分的多个暗电流像 素，且其中所述成像器工件进一步包含位于各个图像传感器上方的CFA;位于所述各个图像传感器上的所述CFA上方的微透镜；和 位于所述图像传感器的所述微透镜上的氧化物涂层。
50. —种微电子成像器工件，其包含-衬底；形成在所述衬底中和/或上的像素阵列，所述像素阵列包括位于所述阵列的周边部 分处的暗像素和邻近于所述暗像素的内侧边缘的至少-一个有效像素；位于所述像素阵列上方的光敏层，所述光敏层包括与所述暗像素的所述内侧边缘 对准的侧壁，使得所述暗像素不被所述光敏层覆盖且所述相邻有效像素完全被所述 光敏层覆盖；和不透明材料，其位于所述暗像素上方且与所述光敏层的所述侧壁紧密接触。
51. —种用于制造具有多个微电子成像电路小片的微电子工件的方法，所述各个电路小 片包括集成电路、电耦合到所述集成电路的端子和可操作地耦合到所述集成电路的 图像传感器，所述方法包含.-在所述工件中形成与所述端子对准的盲孔，所述盲孔从所述工件的第一外部侧面 延伸到所述工件中的中间深度；在所述工件中形成通气孔，所述通气孔与所述盲孔形成流体连通；和 在所述盲孔的至少一部分中构建导电互连件，其中构建所述互连件包含 将介电衬垫涂覆到所述盲孔的至少一部分；在所述介电衬垫的至少一部分上方向所述工件上并向所述盲孔中沉积阻挡层， 其中所述阻挡层具有约150埃的厚度；在所述阻挡层的至少一部分上方向所述工件上并向所述盲孔中沉积晶种层，其中所述晶种层具有约2000埃的厚度；在所述工件上方涂覆抗蚀剂层且在所述端子上方形成开口 ；在所述盲孔中并在所述晶种层的至少一部分上方涂覆第一传导层，其中所述第 一传导层具有约l微米的厚度；在所述第一传导层的至少一部分上方涂覆第二传导层，其中所述第二传导层具 有约3到5微米的厚度；用传导填充材料填充所述盲孔以形成所述互连件；和在用所述传导填充材料填充所述盲孔之后，从所述工件的所述盲孔外部的至少 -一部分移除所述抗蚀剂层、晶种层和阻挡层。
52. 根据权利要求51所述的方法，其中形成通气孔包含激光切割、蚀刻、机械钻孔和/ 或使用切粒或激光开槽来形成从所述工件的第二外部侧面到所述盲孔的一个或一 个以上孔。
53. 根据权利要求51所述的方法，其中沉积阻挡层包含沉积包括Ta和/或W的阻挡层。
54. 根据权利要求51所述的方法，其中沉积晶种层包含沉积包括Cu的晶种层。
55. 根据权利要求51所述的方法，其中在所述盲孔的至少一部分中并在所述晶种层的 至少一部分上方沉积第一传导层包含沉积包括Cu的第一传导层。
56. 根据权利要求55所述的方法，其中在所述盲孔中并在所述晶种层的至少一部分上 方沉积第一传导层包含使用无电电镀或电镀工艺沉积第一传导层。
57. 根据权利要求51所述的方法，其中在所述第一传导层的至少一部分上方沉积第二 传导层包含使用无电或电解电镀工艺沉积第二传导层。
58. 根据权利要求51所述的方法，其进一步包含在涂覆所述抗蚀剂层之前，增强所述 晶种层。
59. 根据权利要求51所述的方法，其中在所述工件中形成通气孔包含在所述第一传导 层的至少一部分上方涂覆所述第二传导层之后形成所述通气孔。
60. 根据权利要求51所述的方法，其进一步包含在形成所述通气孔之前，在所述盲孔中沉积临时保护填料和/或涂层；和 在形成所述通气孔之后，移除所述保护填料和/或涂层。
61. 根据权利要求51所述的方法，其中用传导填充材料填充所述盲孔包含用包括以下 各项的传导填充材料填充所述盲孔Cu、 Ni、 Co、 Ag、 Au、 SnAgCu焊料、AuSn悍料、具有另一成分的焊料或者具有所需传导率的其它适当材料或材料合金。
全文摘要
本发明揭示微电子成像单元和用于以晶片级制造多个成像单元的方法。在一个实施例中，一种用于制造多个成像单元的方法包括提供具有多个成像电路小片的成像器工件，所述成像电路小片包括集成电路、电耦合到所述集成电路的外部接点和可操作地耦合到所述集成电路的图像传感器。所述各个图像传感器包括位于所述图像传感器的周边部分处的至少一个暗电流像素。所述方法包括在所述工件上并在所述图像传感器上方沉积覆盖层。所述方法进一步包括对所述覆盖层进行图案化和选择性显影以在相应图像传感器上方形成若干离散体积的覆盖层材料。所述离散体积的覆盖层材料具有与所述各个暗电流像素的内侧边缘对准的侧壁，使得所述暗电流像素不被所述离散体积覆盖。
文档编号H01L27/146GK101292352SQ200680038599
公开日2008年10月22日 申请日期2006年8月31日 优先权日2005年9月1日
发明者凯尔·柯比, 史蒂文·D·奥利弗, 威廉·M·希亚特, 悉尼·里格, 戴维·R·亨布里, 沃伦·M·法恩沃思, 詹姆斯·沃克, 陆·韦利基, 马克·E·塔特尔 申请人:美光科技公司